鎖相迴路PLL Layout 電源及接地問題

exbogy

想請問版上各位高手前輩
( b/ [9 M2 j/ c2 c8 V1 m
小弟這樣的認知是否有錯誤
% }, q* B0 g4 l. {! X
6 o% q3 \0 i$ E; @4 jPLL的電路中有分RF(VCO及第一級較高頻的注入鎖定除頻器)、類比、數位三種電路
% z5 R% m3 f8 u% U$ T3 U$ Q6 U
在接地時三種電路的地要個別接到晶片外在板子上再共地
, U0 `; t6 m8 x2 X; b3 O& E- m5 g
這樣是否正確

, W" _$ e; L+ p, S' b: v另外學長有提到說 過去曾經看過一篇文件上面有提到MOS的Body端的地應該也要分開
# H5 i. g1 K+ o# Z
+ c! k- C# _# |還有電源的部分一般是否也都是要分開給RF、類比、數位

希望大家能給予指教

flyawayfc

我也不是很懂啊，同求。