LDO振蕩

kevinlin1 · 發表於 2011-7-1 15:36:14

請問，設計了兩個LDO，LDO1的輸出接到LDO2的電源，然後LDO2接片外1uF電容輸出。仿真的時候發現電路出現振蕩，不知道是怎么回事的？

hohomonkey · 發表於 2011-10-12 18:57:49

模擬時候要看迴路増益確定LOOP GAIN 是OK的

然後還要掛上第二級的阻抗因為輸出及的POLE會嚴重影響你的PM 所以一定要確定重載跟輕載都可以穩定

flywb · 發表於 2011-10-5 11:35:09

感觉第一级LDO的相位裕度不好保证吧，输出无大电容

qy79 · 發表於 2011-9-23 09:43:16

很难做啊!!!!!!!!!!!!!!!!!!!!!!!!!!!!!

feifei2546 · 發表於 2011-9-14 12:06:46

深有体会，本人现在设计的就是这种结构的，输入时超高压，输出5v，没办法啊，只有这样的结构合适。难度挺大

kevinlin1 · 發表於 2011-7-22 15:31:26

谢谢

难度确实加大了很多

sjhor · 發表於 2011-7-8 16:08:24

若是IC設計，不建議這種兩階式的LDO，因為困難度高。
且沒有什麼好處。

若一定必須如此，你就需要看每一級的LDO的phase & gain margin. 都必須是在穩定的狀態下。最好Phase margin都要有60度。同時也要simulation這兩極LDO串在一起的時候的Phase & gain margin.

PSRR部分也必須take care

kevinlin1 · 發表於 2011-7-4 13:42:08

是呀。LDO1有一个高频振荡。

yeutay · 發表於 2011-7-2 00:27:16

LDO1的輸出也已經振蕩了。

		自動登錄	找回密碼
密碼			申請會員

[問題求助] LDO振蕩

本帖子中包含更多資源