高壓 ｌａｙｏｕｔ 問題??

GU

對於高壓 ｌａｙｏｕｔ 有幾個問題想問一下

: R: J% j7 r/ L7 Z/ ^1 d% ~, K1. 高壓 與 低壓的MOS，GND能否共用，VDD一定不行共用??

+ p3 k. N. X3 k& Z2. 高壓MOS 有一層OD2 他是要把VDD與GND包起來??還是與VDD與GND要保持距離??(都符合RULE的狀況下)
! L9 h& y. W/ a& G) J) g* d0 i
3.加問一題DNW的用途是什麼?? 該如何使用??

6 [5 O1 O: s, E. h
6 ~5 L8 t# P0 Y( m) ]+ O8 m請前輩 幫我解開一下問題       謝謝

cakejoy

GND端通常都會接在一起，
至於VDD端的話，有甚麼用途會想把HV和LV的接在一起嗎？
2 p5 p# p% a1 Z' Y) \; J( v因為除非你兩者的POWER SUPPLY都是來自於相同的電壓來源，儘管如此在製程方面，還是要區隔開來！
只是這樣為何不直接使用LV元件，或整體HV元件就好？
( ^, q6 h. }* c7 q6 JDNW就像motofatfat講的一樣，利用TRIPLE-WELL的方式，去區隔不同WELL層的電位！也因此如果你的BODY和SOURCE電位不同的話，就要區隔很多層WELL才能達成！

motofatfat

1.GND 通常會接在一起
2.通常是要把 mos 整個包起來
1 I$ |) S! B$ X) a# L3.通常整各晶圓都是 P_SUB 用 DNW  可以再深層做出一個空間
再DNW 上 NMOS BODY 就能和其他 的 NMOS 的BODY分離
6 t( S  d0 T+ n0 ^4 m$ b" @; ]% ~會比較乾淨