PLL功耗問題!?

a7893657

各位大大好：

4 y: t/ k# P# w: Y/ I% m. q9 G4 ^4 T我利用HSPICE估算了我的基本典型PLL平均功率，以下是我的分析方式
6 G! h3 B5 x+ Z  [
6 q3 u2 m& n5 u9 }/ v8 i.meas tran power_total avg power                                                *計算power
. s4 o) L; Y/ U3 e0 x& |$ U  i" M.meas tran power_01 avg power from=0 to=1us                           *計算power
5 g. I1 L  Z9 l.meas tran power_12 avg power from=1us to=2us                       *計算power
.meas tran power_23 avg power from=2us to=3us                       *計算power
5 T7 q! l5 w* _% S" ~
. ]* Q& i- r: w# j3 w我的PLL在初始至1us功耗高達200mw，1us至2us功耗30mw，2us至3us功耗30mw，在整體平均86.7mw

想請問各位大大，
對於基本典型PLL的迴路功率估算，是看整體平均嗎!?還是要看局部功耗(個人感覺要看局部功耗，因為怕power太大線路燒毀)，
還有功耗過大，各位大大會從哪先下手!?

shangyi

最好還是看一下初始的電流大小(peak current)
8 T1 s% t. Y2 E, n2 I* J6 C注意一下那個地方會流過最大電流
) F& u; T. @( M/ u/ r" M5 ilayout的power line width是否可以承受的了

a7893657

回復 4# finster
% T& ?5 z/ ?- k- B5 l6 S$ P: u

- X* L2 }0 s3 U' ~9 [ 嗯嗯，非常感謝您的解答^^

finster

PLL和DLL兩者架構雖然不同
但計算功率消耗的方式是一樣的, 也就是只看locking後的功率消耗
3 r9 n- M( X7 Z+ }# r" T1 C/ H! v而DLL也和PLL一樣,核心電路是VCDL,也是最耗電的Block, 若能在兼顧performance, 耗電和area這三者皆最佳化的情況下
$ A& v2 L: D; |3 n那這個DLL就算是很成功的設計了

a7893657

PLL的功率消耗是看PLL在lock住頻率後的功率消耗
5 y# W- T5 R" \  y& Z7 ?  Q故而一開始的功率消耗是不看的
PLL的功率消耗是看整體,沒有 ...
finster 發表於 2011-1-8 07:53 AM

2 r- I5 b  E) `) q
如題，如果換成DLL也是一樣嗎!?
如PLL功耗看VCO，DLL看VCDL!?
4 l; @4 z6 R( S3 C1 D6 r還是DLL功耗要額外分析...

finster

PLL的功率消耗是看PLL在lock住頻率後的功率消耗
故而一開始的功率消耗是不看的
PLL的功率消耗是看整體,沒有在看局部的
6 v. G8 B, v3 L8 }. I' _1 [# w而PLL最耗電處乃在VCO,約佔整個PLL的2/3~1/2左右功耗,如果你其他電路功耗高於此,則表示在其他電路設計上尚未達到最佳化,仍有改善之處