關於做gate level時要如何產生hcell list?

camilla

各位前輩~
# v1 w6 M  s. k: u/ m
7 M, Q  C/ s1 J! R: d2 e  想請問一下,在畫完layout後,要進行gate level的模擬,要下的指令為:
2 f) G) c. W' a2 B+ t% a    calibre -lvs -hier -hcell hcell_list -spice svdb/top_name.sp rule_file | tee lvs.log
    calibre -xrc - pdb -rc -hcell hcell_list rule_file | tee pdb.log
, @0 ?! {; q( r" F) q    calibre -xrc -fmt -rc -hcell hcell_list rule_file | tee fmt.log
4 Q( z" c. n( Y! E+ G  那其中hcell_list是要如何產生呢? 我看lvs report都是顯示所有mos數目,不像網路上是顯示
等效的cell數目(例如and、nor...),是不是我在執行lvs時要在加別的指令進去呢?
2 K- r2 F! d7 F' C* U: n  
9 T1 I" s, m5 x3 E; I: ?1 o  請各位前輩幫小妹指點一下.謝謝!
+ A" M/ d  f6 J  ^# |. C  我學校calibre是2008版本的.

linger809

创建一个schematic,将所有你用到的门级symble全部调入,然后出一个spice,用skill(tcl,perl也一样)写个脚本将ＳＵＢＣＫＴ后面的名字抓出来,然后再print２遍(如果你schematic 名字与layout是一样的话,不一样的手动改一下),hcell就出来了,注意的是,hcell前面表示的是schematic的名字,后面才是layout名字.