請教一個LVS的問題

langrange

calibre做過LVS之後
顯示Error：Connectivity errors
而後在DETAILED INSTANCE CONNECTIONS中有如下信息：
! c* s8 l0 K& U( d  I$ B% ^M0（4.600，2.200） MN（NMOS_5P0）                           XI0/MMN1 MN（NMOS_5P0）
              g:5                                                                                   g:XI0/net17
6 z, S" j+ z  c5 ^                     s:5                                                                                   s:XI0/net17
1 a+ R- B% E) _: B7 ~' ]: U                     d:VSSA                                                                             **VSSA**
                     b:VSSA                                                                             **VSSA**
                   **VSSA**                                                                          s:BIAS
                   **VSSA**                                                                          b:BIAS
開始我覺得是MOS管的pin連接錯了
3 i, c- Q) L' b後來看了layout和source的netlist，裏面是這麼寫的
6 Y2 v/ @" J& \9 g8 jlayout中：M0 VSSA 5 5 VSSA
( E9 P: @3 U- usource中：MMN1 net17 net17 VSSA VSSA
在兩個netlist中，這兩個管子都和BIAS無關，但爲什麽上面會顯示MMN1的d和b接到了BIAS上？
我的錯誤在哪裡？請各位指點，多謝了。

langrange

問題已經找到了，還是自己太粗心，在symbol的連接中有跟線連錯了

o_alice

感覺M0的source 接錯了.
Netlist  中: drain  gate  source sub
8 S/ [$ q+ ?+ O( L                          Net17  net17 vssa   vssa
( o' K) f! _: K5 p- C8 lDrain 與gate 接一起
但是layout中把 gate 與 source  接在一起了.