有關於op組成之bandgap的line regulation問題

x8340082x

我是使用下圖這種架構組成bandgap
' s- \; u, K' l9 D& q0 q/ j' f0 d
( W9 c3 c  E( a7 s; `下面這張圖是我跑出來的結果

我的問題是有關於vdd vs vref的掃瞄在1v附近會有overshoot的情況
4 H5 {. Y1 L' z. X9 @想請教各位前輩這種問題該怎麼解決 , 這問題卡了我很久
/ |! p: H, C. M" S+ O在架構圖上M3,M4的Drain電壓約在0.75V
8 M* U# u4 N9 B( Y+ Y0 |: ]4 zOP輸出電壓約0.98V
3 q' Q+ o; V$ F/ F7 i' {$ `" sOP兩端的輸入電壓約0.1V
% ]4 I9 F* J" d. g7 g煩請指教!謝謝

henry1311

感謝大大分享
最近剛好也需要用到這架構
$ x# a8 b% I( q1 p' G* d" d1 ]感恩

jackrabbit

問題卡在你的VB=1.25V
回去trace你的OP就知道了
7 S8 ~) p3 U2 {# d- r5 Y1 W調低應該就可以提早動起來!!

x8340082x

抱歉~正確sp檔在如下:

6 E* f& f- x) X8 _0 r9 e之前那個sp我也忘了為啥會多那麼一個star-up電路 , 在這邊做個更正
" ~1 ~* |' T! M$ R抱歉!

jackrabbit

sp檔裡面寫的start-up電路怪怪的
6 ^$ z1 i& Q) ]6 C- @; \可以畫個圖解釋一下為什麼要這樣接嗎?

x8340082x

這是我的Sp檔
1 Q' d! @* W: }1 ~  p7 o% M9 Q
不知道是不是我沒使用Start up電路之因素導致這問題的產生?

suewe

我覺得0.18um的制程還是有機會work正常在vdd=1v.
因為圖上並沒有show OP及start up線路，所以不確定原因是否卡在這兩者。
' l0 p, x9 y9 Z) G可以check一下！

x8340082x

0.18um製程模擬這架構bandgap電路

suewe

請問一下是用什麼制程在設計這個電路，
若MOS的Vt小不下來，這個bandgap是無法正常工作在1v附近的！

x8340082x

小弟利用調整M3~M5的寬長比去改變Opamp的輸出端電壓
目前的狀態是M3 和M4的Drain Voltage是0.76V , Opamp輸出端電壓為0.78V
Vdd對上Vref的特性曲線圖還是呈現如同我模擬跑出來的結果 , 照理來說應該是在
1.1~1.2V就會啟動電流鏡 , 但是卻在1.3V接近1.4V時才正常工作 ,想請教各位前
' Y- w7 N  a2 J1 {. c6 F輩這種問題改怎麼處理 , 謝謝!!

x8340082x

再請教一個問題 , 我想試著調整opamp的輸出電壓卻一直降不下來
7 ~) S1 h) E6 s* o  d目前opamp結合上bandgap電路 , 也就是M3~M5的閘極電壓都維持在1v
( {" F8 Q6 l2 @9 [/ b想請教各位前輩有甚麼方法能把電壓拉下來?謝謝!!

jackrabbit

這個圖的意思是, 你的電路至少要到Vdd=1.3V才會正常工作!!
你可以試跑一個transient, Vdd慢慢從 0V ramp起來, 看爬到幾伏時Vref 開始settle
事實上從你提供的資料, 假設OP out要工作在0.98
那至少要再加一個Vth才能讓上面那排PMOS mirror turn on, 以此可推算你所需的Vdd!
good luck!