Bandgap reference後彷真時出現振盪

wjie8716

自己做的一個簡單的bandgap，原理圖如下

6 e; ^  R* H$ Z" [* u電壓是1.2v,0.13的工藝。電路在hspice中仿真時沒有問題，輸出0.3的參考電壓。
但是劃過版圖後在spice中做後彷真，則工作不正常，出現了振盪現象。vref波形如下圖

放大器的輸入端也有相應的振盪，振幅達到了1v.而從前仿真及原理來看，應該在0.3v左右保持穩定。

6 T% }$ n7 c! u; s4 L% }不知道各位大大有什麼建議，會是啟動電路的原因還是放大器的故障呢？

賴永諭

回復 16# otomezachuda

/ r7 S! y1 V& ~& G* k( a, RDear otomezachuda~~
& X5 B! _1 U. ?7 m" [      應該沒有接錯吧!!!請再仔細點看看....
thanks!!!

otomezachuda

這看起來好像正負端接錯 變正迴授了

semico_ljj

更正：电路连接是没有问题，可能还是相位域度不够引起的

賴永諭

Dear~~
I think the circuit is right.
Please see this paper"A CMOS bandgap reference circuit with sub-1-V operation ".
: p. o' ?6 B! u6 ^+ N/ I+ ZIPTAT+ICTAT=ICONSTANT
Vout=R*ICONSTANT
4 v6 k, Q5 Q7 _. G( Tthanks!!!

sea11038

運放的正負極似乎沒接錯，但你的電路可能震蕩。啟動剛上電時，PM5管子的柵極電壓為零，管子線性導通，近似于電源電壓直接加到R1電阻上，Vref會很快上升到較高電壓，而后又要靠運放反饋來調節PM5柵極電壓使輸出降到所需值，若剛上電時跳變是正常的，除非你輸出并接合適的電容來濾波才能保證平穩上升到正常的Vref值。你可以嘗試一下幾個辦法檢測一下：
1.把仿真時間加長，看看時間足夠長后還震蕩與否；
# x" g7 ?3 X: I8 A9 W2.仿真PM5柵極電壓，看是否震蕩，如果震蕩，說明運放可能不穩定，或者X或Y端中有一端在不停翻轉；
3.仿真NM0的柵極和源極電壓，看啟動后是否可靠關斷，若沒關斷，說明對運放Y端有影響。

bluesszhao

四楼是对的，放大器正负极搞错了，增益小的环路作为了负反馈而增益大的环路作为了正反馈，当然会发生振荡， 看来楼主对BANDGAP的基础知识还要加强啊

henry1311

我也覺得是phase margin問題造成的震盪
" E3 j7 t- u+ E! P8 [補償做好應該就能解決
" n' ~- h* N! ?. q3 ^然後你接的這架構OPA正負是正確的

microuser

应该是Phase margin太小造成的，可以尝试在Bias点上添加一个MOS电容试试。
这种结构是sub-1V后使用的一种bandgap结构。

niko0417

可以懷疑NM0在layout上的畫法
, M- Q* V% z) w% a是否有將4u/0.13u拆成數根layout
: ?$ Y* F7 ?) |" f3 M# R造成Vt飄移
/ Y/ e" i$ y+ b  P' Z9 X7 G/ t導致啟動電路關不乾淨
（這個地方 電流差一點會差很多）

jackrabbit

從左方X點算起, Vx=Vy=Vbe1
6 U2 I* _( A) X/ N所以PMOS 電流= Vbe1/R2 + (Vbe1-Vbe0)/R0
" ]( v% Z) v  @8 Y4 Pmirror 出去到最右一個branch, Vref = R1/R2*Vbe1 + R1/R0 *(Vbe1-Vbe0)
請問這哪裡不是bandgap? 電阻比例取對, type matching做好, 還是可以得到不隨溫度變化的參考電壓!
除非說"bandgap"一定要等於"1.2V"....但原po已經說它的條件是Vdd=1.2V, 產生Vref=0.3V~~

唯一比較可疑的是他把start-up接到 Y點, 這有可能造成動作不正確, 有待他自行check了

semico_ljj

推到過了，產生Vref的那一支路（最右邊的一條支路）那種結構有問題，至少這種結構不能叫帶隙基準電壓了!

jackrabbit

..... 推導一下他的電路再來說對不對吧!
+ u, l1 I$ m/ k2 x9 t% ^不是什麼電路都要照著Razavi的做~
  w  V; i  W( ~8 G4 ?他那是教科書, 只有最基本的概念, 很多電路在他書裡是找不到的~
. y, L$ h4 V7 V: _- Y7 r8 X! @
如果pre-sim 正常, post-sim會振盪
& N/ y, Y: Z: [) o! y% i5 H那問題就是出在parasitic RC
這只有原作者去trace每個node的寄生RC才能找到答案
8 g1 ~8 p$ D7 h$ C4 W" F8 I8 {6 h* e猜幾個方向:
1) OP的phase margin不夠, 寄生RC造成loading改變而振盪,
2)寄生RC改變了feedback loop gain(這點就可以翻一下Razavi的書了, 兩個feedback branch是一正一負, 負回授的gain一定要強過正的才會stable)
2 D- f) [1 V; d3 G! M: ^% c3) start-up電路影響-> 個人覺得這樣接startup會灌一路電流進去, 似乎會有問題? 通常startup電路是負責把metastable的狀態拉開, 之後它就不能去影響到主電路的動作, 這我沒sim過不敢講你這樣接對不對, 不過建議可以double check比較保險
如同二樓說的, 資料不足, 其他只有靠原作多check了

semico_ljj

电路结构就有问题，产生Vref的方法不对！去看看Razavi的书

yuyingdugu

放大器的正负极接错了，形成正反馈。

zhangyunwu5555

此電路為低電壓工作的BGR，拉扎維課後習題中亦有研究，可將其源論文下載學習。

jimwang94306

There is no detail information, no circuit file, no Post SIM parasitic SPICE file.  This makes helping you very difficult to sa he least.