VCO phase noise在近端为什么是正的

adele

不知大家注意没有，在作VCO phasenoise仿真时，总是发现在近端，大约几十Hz以下处，phasenoise的值是正的，然后随着频率的增大再变成负值，不知这是为何？
是低端的值不可信，还是有其它的算法上的原因？

filterlife

低频的时候flicker模型功率是无穷大了~~

macrohan

低频是不准的 都是外推出来的 而且vco 也不需要关心那么低频的相位噪声 基本是关心一下100k 1M 10M 就可以 ...
7 F8 G1 Z( }7 y8 N  t7 mdaodai 發表於 2010-5-21 07:54 PM

; F2 u7 ^6 t' m" }; w* X, z
# G- A; X/ D( j, D嗯，顶一个，正解。

daodai

低频是不准的 都是外推出来的 而且vco 也不需要关心那么低频的相位噪声 基本是关心一下100k 1M 10M 就可以了  因为从整个pll的相位和各个模块的相位贡献来看  小于1K是由晶振决定 1K到100K是由pfd cp 决定   vco决定带外噪声（1M-10M），当然要看你带宽的

adele

还有就是，假设100Hz算出来的值是可信的，是10dBc/Hz。那根据Hajimiri模型算出来的，低频处应该-30dBc/10倍频，那么10Hz处应该是20dBc/Hz，那么这个值变成正的了，是说明spectre工具仅仅是要满足Hajimiri模型而计算，并未考虑到实际情况不可能出现正值的情况？

adele

请问楼上，“不是lock 的時候 VCO frequency offset 比這個值更重要“这句话怎么理解？

ssupinma

非常低頻時VCO phase noise 與1/(f^3)成正比
/ h8 v4 C7 X7 h6 T! U% F( U9 N; ^3 P於是有你所見的大約 30dBc 每10 time frequency 的變化
$ K6 `6 D. z/ T. N
& w0 v- R0 Y& h5 S4 o6 r" y實用上這個數值並不重要
在PLL的例子下  低頻時整體的noise 大部分不是來自VCO
# b) b! A: M8 H0 h2 e) u不是lock 的時候 VCO frequency offset 比這個值更重要

filtershaoyong

在如此低的频率下，模型已经不准了，仿真值不可靠。

adele

更正一下，没有几十Hz那么大，是几Hz以下。
我仿出来的一个例子，就是1Hz处，15dBc/Hz. 10Hz处，-15dBc/Hz。100Hz处，-45dBc/Hz.........