Hspice如何模擬fully differential OPA

sereniva

請問雙端輸入、雙端輸出的OP Amp該怎麼模擬呢？
找了書來看，上面都只有單端的例子 = =
現在跑fully differential感覺問題非常多 @@

, B3 v: [8 w$ Y6 E7 n1 L' l我是跑folded cascode(輸入端為PMOS)  netlist po在下一樓
4 |% N+ L8 ~( v# E7 x
* K! g/ [* J! C9 ^+ y- M- P1.
首先，問題在於差動輸入端的描述
我是考慮VCM相同，然後再灌入差動小訊號
, V# E# F+ w5 Q  f: u* `, Q$ V5 _* p
*輸入端的描述
- v# W6 |, [0 d9 ~vd 9 0 dc 0 ac 1
; @0 Z: n0 P. u7 k( |evd1 in1 8 9 0 0.5
evd2 in2 8 9 0 -0.5
vcm 8 0 dc 0


; O- Z0 T) @% u$ Q( ~這樣寫的話就是dc偏壓為0v，in1端 交流 0.5v，in2端 交流 -0.5v
! n' ~; I# m# G! p2 p( f不知道這樣來描述差動對的輸入端是否是正確的？



1 }4 V* f7 L& l
2.求雙端輸出的gain

9 V  i& z* s% I: y*讀取輸出端的描述
" j/ A. ~: b, d, i.print ac v(out1) v(out2) v(out1,out2)
.probe ac v(out1) v(out2) v(out1,out2)
.print ac vdb(out1) vdb(out2) vdb(out1,out2)
.probe ac vdb(out1) vdb(out2) vdb(out1,out2)
; z: n' z) a5 S2 @  G
我看書上求gain都直接看v(out)，但是gain的定義不是 v(out)/v(in) 才對嗎？
真是非常困惑

還有我的電路明明是兩邊對稱的，但是out2端和out1端的電壓卻不是相同的值
9 l! U8 @- x0 i) m* Y這到底是為什麼阿？
; n8 y8 G! D2 k4 Y! X0 C(我去看執行.op後所得的小訊號參數，電路的兩端也是對稱的)
; g5 n8 {8 `8 d" a! X(如果電路兩邊是對稱的，依照電子學差動觀念，應該gain只是差負號而已吧)
7 s) u1 f9 q, a: w3 W. ?5 s4 ]
/ c5 {6 }( |3 o0 @( l! ]% p
  W9 b3 g  B3 C* \1 X' W- ^" R再來就是想求CMRR，這應該先求得共模增益(Acm)吧？
, [! t: O+ ~) ~1 g8 R# |這要怎麼求呢？
6 B- z5 {  g; J" F. L

3 X7 F; l2 I+ z. r- Y5 }' B
/ U! D3 {- k' Q) z- W+ D: I3.輸出阻抗 與 輸入電容
, V5 f/ j0 W3 F; t2 V; G請問輸出阻抗要怎麼求？
5 m9 E# O6 p- @單端的時候直接下 .tf v(out) vin
但是雙端該怎麼寫？
- r& z  t; K6 k6 Z+ J另外，如果我想看不同頻率下的輸出阻抗變化，又該怎麼下指令呢？
- \( f+ t! I* h  _# f' v$ q% |
9 b( _. }# ^7 a# U- I還有有辦法求得輸入電容嗎？(從input端看進來的等效電容)
, W8 v8 E  w+ p, [' B! h6 R7 l因為我設計的是sensor readout電路
為了配合前一級，必須要讓輸入電容很小，才能讀得到sensor的值
3 B! @8 I/ ~6 a- X5 l+ u5 Z7 U
$ o: J6 Z. N1 F$ N0 }; U
$ w/ d$ n" O. q% L1 X
* a; e% U& Q. ]9 ?
2 r6 \$ O2 k* j' k+ `- w1 e3 o4.輸入共模範圍 與 輸出擺幅

, v+ p( b6 Y) M) L9 ]! Y這個問題在書上找不到
/ @1 @, H( F  `: _, z! i是不是要自己看.op所得到那些vgs,vgd,vt值
然後再按照電子學所說一層cascode用掉一個overdrive voltage，再去加加減減？
hspice有比較快的方法可以獲得這些資訊嗎？


- o8 s& G1 u8 C+ e! Z

以上問題
$ e9 ?3 e: K* u; p+ a請您不吝賜教 感激不盡 <(_ _)>

anita66

問題蠻細的,程度應該不錯,但回答的還是有些令人不解,感謝大大無私分享,3Q~

hungda50310

收穫好大~~~
謝謝分享XD~~

king6288tw

1. 這樣共模+差模輸入的寫法沒有錯誤，電路是雙電源，共模設在中間點0V算合理。
; \& s1 ]3 V; }. z8 v+ \2.小訊號輸入大小為 ac=1  所以gain=V(vout)/V(Vin) , Vin是1 所以省了 直接秀圖就可以知道增益。
# Q! _* X8 m7 V' h. n" Y( d3.輸出電阻使用.tf 應該是直流訊號時的電阻。有沒有隨頻率變化這部分可能要看manual
* E8 w% e% B0 c) }  [/ D4.Allen的書應該有。
+ g; [: e; K* \# t5.並聯與沒並聯影響到寄生電阻、寄生電容、layout時的mismatch，詳細可以看Razavi的書

semico_ljj

只要拿单边电路仿真就可以了！简单方便

bruan43

謝謝各位大大的分享~正好在研究類似的問題 ~ 感謝踴躍分享 !

angelwin

multiplier 一方面是由於參數設置時的問題，但更多的時候是考慮到後續匹配、寄生電阻的問題

semico_ljj

仿真单边电路就可以了！

anita66

看到大大們這麼踴躍的回覆, 蠻多收穫的, 3Q~

s33421

再爬文 還好有看到大大有提早先問 得到答案了 謝謝!!

tekoman

mp1 1 in1   7 vdd pch l=0.35u w=30u
# i- p( \( v+ ~! P1 {$ e& o* qmp1 1 in1   7 vdd pch l=0.35u w=10u m=3
上面這兩個不同的地方是，MOS會操作在不同區域，在spice model可以看到，不同width和length，
可以劃分出許多操作區域，他的物理參數會不同。

arichpanda

我也有類似的問題說，放到現在一直不知道為什麼?
$ F7 j$ v. ^! N3 s3 c+ q希望能有高手大大來解答!!!

deltachen

謝謝大大的分享~知識因分享而壯大！

小緯仔

5.
最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
0 s7 f# p1 Y$ [; I5 [mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
- ?8 T0 Q7 w* b9 o; P這兩種寫法有什麼差別嗎？(模擬或layout上)
9 y0 q' D8 X  s% \3 I7 N======================================
我絕得啦！雖然width感覺都相同
) S, x  R$ |. E  C2 S2 ?5 j但是跑hspice時候可以看到他們應該在不同的pch裡
例如...pch.1   pch.2 所以裡面有些參數就不一樣
像是Vt~~或者mobility.....
在layout上~~直觀來看 用第二種方式他在Gate上的寄生電阻比較小
; T+ _4 M: u+ j/ {& @
以上是小弟的淺見...

rice019

Gain差兩倍
因為是你實際上Gain是看VOP-VON
差兩倍gain實際上也才差6dB左右
所以都常都只看VOP/VIN大概是就是Gain大小

小美

GAIN是原來的一半？
/ I( l; f8 R9 p6 {! R可否請問一下這是什麼意思阿

semico_ljj

和单端输出的一样模拟!只是Gain是原来地一半而已

sereniva

5.
! X8 ~' _! I' l& w; t) ^最後想請問一個寫netlist的小問題
在網路上看到一些例子，特別把mos寫成並聯好幾個
mp1 1 in1   7 vdd pch l=0.35u w=30u
mp1 1 in1   7 vdd pch l=0.35u w=10u m=3
7 W7 n8 Z) m4 G6 M$ N0 p/ X這兩種寫法有什麼差別嗎？(模擬或layout上)
+ g" f5 ]% p2 j( _  X& t) |5 i% h如果不用下面的寫法會有什麼缺點？
; d! P: u& H/ Q, q% [

! g# u! b; O; p
2 h( f" p3 m3 R3 Z
4 c- Q& ?; V- e: R5 }3 m( k附上小弟寫的folded cascode(輸入為PMOS) netlist:
( C/ V+ ~9 Q, e5 `1 t, x
, D, a8 d# w1 _4 R* j$ F- v1 |folded
.global vdd vss

# v3 \* }! p. d.option acout=0

.option post=2
/ H3 a$ B8 H7 l4 {.option probe

.protect
- @: j" a/ W: \.lib ./rf018.l tt
3 l# U. d6 J) [+ s$ u1 ~.unprotect
# ]) J5 d) U8 c/ n) `6 y+ N. C6 \
mp1 1 in1   7 vdd pch l=0.35u w=30u
% e2 H8 U2 [1 F! f7 P2 omp2 2 in2   7 vdd pch l=0.35u w=30u
% J" t0 }9 D3 |$ z7 |mp3 5  5  vdd vdd pch l=0.35u w=15u
* D! K! d7 v" ]& a5 t  z/ Z9 omp4 6  5  vdd vdd pch l=0.35u w=15u
4 P* `: `9 C% ]6 _5 c$ |mp5 out2  out2  5 vdd pch l=0.35u w=20u
' k6 ~' ]/ y( j. H) n* w) o' M  |mp6 out1  out2  6 vdd pch l=0.35u w=20u
mp7 7 b1 vdd vdd pch l=0.35u w=50u
mn1 out2 b2 1 vss nch l=0.35u w=5u
" l5 o, n2 }3 G8 ]9 H' dmn2 out1 b2 2 vss nch l=0.35u w=5u
9 `- T8 `6 y+ {6 A: ~6 C9 Lmn3 1 b3 vss vss nch l=0.35u w=25u
) q  x, B- q( P3 H) p0 V! Jmn4 2 b3 vss vss nch l=0.35u w=25u

! n1 ~8 d9 |" [# c*輸入端的描述
vd 9 0 dc 0 ac 1
evd1 in1 8 9 0 0.5
- L+ A2 Q1 x  \0 W  Xevd2 in2 8 9 0 -0.5
vcm 8 0 dc 0
vdd vdd 0 dc 3.3v
vss vss 0 dc -3.3v

- }% A$ y3 O" ivb1 b1 0 2.4
$ n) F9 `) E5 l' m: [; Z) L8 Rvb2 b2 0 -1.2
& d, d) O4 s( P- @6 R3 Yvb3 b3 0 -2.4

6 l. }- V3 I$ i/ ~. [.op
0 f+ C! O: c5 C.ac dec 10 100 100g
* H0 i. b4 f& T' E2 G6 |, @
*讀取輸出端的描述
.print ac v(out1) v(out2) v(out1,out2)
$ {2 b3 a- T1 b8 t.probe ac v(out1) v(out2) v(out1,out2)
' X# F. _5 K4 r) M$ m.print ac vdb(out1) vdb(out2) vdb(out1,out2)
- l+ ]0 y  O. A1 K7 r0 A  S/ U.probe ac vdb(out1) vdb(out2) vdb(out1,out2)

" R$ i6 Q6 V$ }3 T# O.end