1 2 3 4

Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Analog/RFIC討論區 › 在cadence中进行层次化设计 ...

返回列表

查看: 4120|回復: 6

[問題求助] 在cadence中进行层次化设计时，仿真出错

[複製鏈接]

andrew_wee

電梯直達

1^#

發表於 2009-6-2 23:20:29 | 只看該作者回帖獎勵

|正序瀏覽 |閱讀模式

在cadence中进行层次化设计时，仿真出错：
ERROR: Netlister: can't find the date tutorial/inverter/schematic was last extracted. None of the properties 'lastSchematicExtraction' or 'syLastExtraction' was found.
如何解决呢？

分享到: QQ好友和群 QQ空間 騰訊微博 騰訊朋友

收藏0 分享頂0 踩0 分享

回復

使用道具舉報

andrew_wee

7^#

樓主| 發表於 2009-6-4 10:04:11 | 只看該作者

原帖由 lssdpoly 於 2009-6-4 12:32 AM 發表 * k" o5 c7 r( u6 L+ D' `/ Z
各位，是否為電路模型參數等沒有設置正確？用到了不合适的Symbol？

應該不是這個問題，只是我用的不是PDK,有時會出錯，不知誰有PDK

回復支持反對

使用道具舉報

lssdpoly

6^#

發表於 2009-6-4 00:32:48 | 只看該作者

各位，是否為電路模型參數等沒有設置正確？用到了不合适的Symbol？

回復支持反對

使用道具舉報

andrew_wee

5^#

樓主| 發表於 2009-6-3 20:27:37 | 只看該作者

原帖由 jesseyu 於 2009-6-3 07:49 PM 發表 1 |/ s' ]0 a" q
I also encountrered such problem sometims, but don't know how to solve it.

可見不止我一人遇到這樣的問題了，請論壇里的高手指點一下啊，也許是很簡單的問題（兩個問題）

回復支持反對

使用道具舉報

jesseyu

4^#

發表於 2009-6-3 19:49:56 | 只看該作者

I also encountrered such problem sometims, but don't know how to solve it.

回復支持反對

使用道具舉報

andrew_wee

3^#

樓主| 發表於 2009-6-3 16:52:55 | 只看該作者

原帖由 fmgay 於 2009-6-3 11:56 AM 發表
6 J4 N: W) d' u# c/ O& q删除symbol，重新生成一次。

我用的是spectre,今天又搞了，很奇怪，不是昨天的错误，出现了其他的错误，我用的是vpulse,都设置好了，仿真出错说：waveform type must be specilized.....但都设置了啊，不知咋回事？换成vdc做DC分析，就可用了。

回復支持反對

使用道具舉報

fmgay

2^#

發表於 2009-6-3 11:56:40 | 只看該作者

删除symbol，重新生成一次。

回復支持反對

使用道具舉報

返回列表

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 01:45 PM , Processed in 0.128016 second(s), 18 queries .

Powered by Discuz! X3.2

		自動登錄	找回密碼
密碼			申請會員