Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6151|回復: 5
打印 上一主題 下一主題

[問題求助] Nmos的D端接VDD的用意為何?

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-5-6 09:41:52 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
Dear 大大們~
* _- U" B$ k+ \- e" \ 7 U: F5 z* m9 o$ a* i
想請教關於Nmos接線問題~Nmos-A的D端接VDD的用途及意義為何?
  e- _; S1 v& ]Nmos-A的S端則跟另外一顆Nmos-B的D端相接(S端接地)~這樣會不會容易有latch up 的問題產生~
5 d) j* p7 i  t! wPS~以上這兩組NMOS不是在PAD的電路~而是在MIXER的電路中~- _& Z1 B2 |* x3 A
請諸位大大們解答~~感恩~~~
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
6#
發表於 2009-8-11 23:21:59 | 只看該作者
老兄是不是看到施密特觸發器了?搞不好還會發現有一個PMOS的源端接到GROUND
5#
發表於 2009-5-18 14:26:57 | 只看該作者
这种情况要注意ESD的问题的。要在接电源端加ESD 限流电阻。
4#
發表於 2009-5-8 22:11:16 | 只看該作者
如果周圍有PMOS的話~~latcu up 的情況會容易發生# U; u, B5 w- M
建議將guard-ring 圍好.
3#
 樓主| 發表於 2009-5-7 14:18:01 | 只看該作者

回復 2# 的帖子

謝謝大大~~~我會記起來的~~感激勒~~另外如果周圍有PMOS的話~~latcu up 的情況會很容易發生嗎?
2#
發表於 2009-5-7 13:55:42 | 只看該作者
1. NMOS D端接高電位的電路有很多是用來當電阻,( M. z+ j( s8 c
2. NMOS D端接高電位,如果周圍無PMOS   則沒有latch up 的問題.
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-28 04:19 AM , Processed in 0.164010 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表