BJT 架構的 Bandgap，最低電流消耗可壓到多少？

shaq

Dear all,
: }: m+ B6 {5 }. t1 L2 d  L+ o% ]1 T
我想作一個 BJT 架構的 Bandgap，不知道哪種架構可將電流消耗壓到 1uA @ VDD=3.0V 以下？
9 Z! x& s  }( I7 z
Vref 不一定要小於 1.25.  VDD最低工作電壓在 2V

PSRR 暫不要求。
& Z+ f6 p' A& u$ t) g- ?
有人可指點一二嗎？
" S8 g+ o; c. i' r$ F/ f+ O
[ 本帖最後由 shaq 於 2009-4-9 05:38 PM 編輯 ]

semico_ljj

不知道为什么要这么小，电阻很难做的啊面积太大了！5uA～8uA还是比较常见靠谱的！

yuyingdugu

2uA可以实现！
semico_ljj 發表於 2009-10-4 10:47 AM

    2uA，电阻要做到很大，不知道工业上能否使用？

semico_ljj

1uA   bjt的beda会不太准

semico_ljj

2uA可以实现！

hi.china59

Please visit the following website, for more detailed information
* L2 M3 V: q# r, r4 Mhttp://www.eetop.cn/bbs/thread-189570-1-1.html

122013137

bjt會不會 beta roll off了，，，，，，，，，，，，，

finster

我是沒有設計過那麼低的
不過,我同事倒是有試過,基本上如yalon會員所述,採用那一種架構其實都可以作到低於1uA的規格
只不過,面積會比平常的大很多,所採用的size也都會是long channel的形式
尤其是電阻部份,會比平常的大至2~6倍左右不等
4 l; M& s3 Y2 }3 H, O! W因為想壓低電流消耗,必需把各個分支電流給降到最小,故而電阻的阻值也就必需相對增大不少,故而面積部份會相對變大很多
這是相對所必需付出的代價
4 F! T) E" |0 B% W1 C另外,若採用op架構形式的bandgap reference circuit,其op的頻率響應速度也會因為要壓低電流消耗而必需降到很慢,這是相對的限制,故而在設計時需留意此一缺點(條件限制)

Mr_Adams

1u 的話，bjt會不會 beta roll off了。。。

yalon

用一般的架構都可以ㄚ....
9 M0 S, X! C  D- o- C8 yop type or current-mirro type. 1u ok ㄚ~~小弟有試過ㄛ.

# b0 ^" M* z0 N: y/ K4 [% K只是 silicon 上 跟 hspice simulation 會有比一般 20ua, 電路有較大的誤差.
. A0 g0 b- l4 @: n+ U7 k. Z. L/ i
5 b  n8 X* M3 \8 Q& i建議你花多一點時間在 post-sim 跟  device size match , optimization 上.
& U, R/ Q5 G4 I' L; F, M* m因為低電流, 相對"抗噪性" 便會變差.
  ~/ b0 E% L6 q, s. h$ ~
/ n1 T2 _- b/ U$ }& F/ B3 D' j例如: hspice 告訴你 vbg 1mv/ppm.
0 w9 C7 A# O+ m  a5 X2 ]但wafer 會給你 30mv/ppm. ------ 別意外ㄛ.
* ?) R* A, D* Z& w% z4 u
共勉.  
解釋如有不當  願請賜教   感恩ㄛ

donlion

subthreshold还行，bjt够戗。。。。。。。。。。。。。。。。