IBIS或SPICE model在整合多顆IC在一板子上測試時扮演著怎樣的地位?

yhchang

IBIS Model  (I/O Buffer Information Spec.)
6 {$ I/ U7 e8 P' G' W: r可以提供 IC的IO 介面的 輸入輸出的 驅動電流能力以及訊號的Slope
1 A# |* I. x: f6 z$ S9 a  w
% T8 k: A, L, rSPICE model 是把IO 介面電路 加冪起來 搭配 加冪的device model
" a; T+ L# m' v5 r9 Y7 P0 v讓客戶 可以自行給予 input pattern,  功能與IBIS model接近
但是彈性更高

+ n' f, ]2 b0 H% B+ t0 a: w這兩種MODEL 以及Verilog model 常常客戶都會跟我們要去做系統整合的模擬.
8 o8 w7 \- `& R* h6 z! w0 j但是卻完全不清楚  客戶到底會怎麼使用它們做怎樣的測試以確保整個System是Work的?

yhchang

因為自己本身是IC設計工程師並非是FAE
, G1 b) O; v- A7 R8 M( ~所以不是很了解  設計板子的問題
還有 IBIS Model 對FAE的重要性

  J& o3 ?: J7 O我們公司最近這幾年都一直在解決 IC上板子的問題
8 U& p+ A2 s; B/ ~6 \' B1 I% ?自己在家裡測  都是正常的
2 l3 e' L9 I* F$ W* v2 x/ J
+ f$ p7 P3 C' g4 v一上客戶板子就掰掰   都不知道是怎麼死的
- B- y. @* R. C- u. l1 p相對之下  有些比較有經驗的 大廠  都會先跟我們要 IBIS Model 拿回去做模擬

5 `! a* y/ O( ~% Y6 ^憑良心說   它們到底做了什麼模擬  怎麼去用它   我是一無所知的
只知道  靠著IBIS Model   客戶的FAE就可以設計出  阻抗可匹配的板子.