IC layout interview 常被問到的問題

egg

小弟不才....列舉幾個在面試時
6 I% X6 L, V. j: |8 E8 O主管常會問到的幾個專業相關知識
. o2 V' o2 q- q) }; p5 W  l7 n. V供想從事IC layout工作的朋友參考

1. inverter layout圖 & 截(剖)面圖
/ f3 c: {- G/ i8 ]: `* J+ e" C    尤其是後者...幾乎很多家公司都會要人把整個剖面圖給劃出來
    還遇過更誇張的...連body contact也要標示出來 = =
2. 何謂ESD...如何改善ESD
3. 何謂latch-up....怎預防latch-up現象

最後....雖然這不常見
還是提醒一下大家
: ^: ]; [/ y# g6 `! N( H+ ~與主管面試時...不管怎樣
都要裝的非常積極主動(先混進去那家公司再說 ^^")
& r  s) }1 z& h- p, v( b8 l, t不然就算你專業那方面過了
主管也會覺得你工作的態度可能會不好
+ n  Z- I5 h' X+ x. F3 G而不予錄用

希望這些能幫到大家 ^^

egg

其實以新人來說
回答這類問題並不用太傷腦筋
主管是要看你了解這東西的程度
提供個答案供大家參考
4 j" E! ?9 @% w2 cESD 是靜電放電沒錯
不過可以提一下它有哪幾種發生的機制
/ T4 e! N. I# k* k, z1 r4 LESD 共有三種機制需要測試
分別為HBM(Human Body Mode)..MM(Machine Mode)...CDM(Charged Device Mode)
& J$ q, X1 H1 ]6 X7 _1 Z9 }- v5 ]: |預防對策則為...
power & ground pin 使用 power clamping
; j4 b# L! z4 R+ [+ gI/O pin 做 ESD protect device
( A* y0 ]6 P  L& W; Pinternorl circuit 有接到pad path 的mos....drain端做ESD rule放大
# \6 X9 p% Q+ q0 Y9 k4 e
Latch-up 可以用簡單的話來解釋
6 {9 ?0 _+ m  x% v; b1 [2 Q/ {& U- gpower & ground path 寄生BJT形成SCR電路
經由電源擾動....產生大電流的拴鎖現象
9 T8 l6 Q5 W5 x( h- T# n0 M, M1 y  q. \造成pwer與ground的虛短路(可以畫一下寄生BJTs形成SCR的電路模型)
ESD討論版有篇關於latch-up的文章
1 `% l/ D* ~! I1 Q可以view一下剖面圖跟等效電路圖
由剖面圖跟等效電路圖就能推敲出
latch-up該怎預防
1.盡可能補上well-contact以及subtract-contact
  其用意是為了降低Rw跟Rs的阻抗.
2 g! b* R4 B0 r# {2.靠近PAD區域的circuit,pmos與nmos之間的距離拉開
; w, O0 n% M: J& y5 m" T% P2 `   並且保持gurdring的完整.
4 `# t+ }' a$ ~  h   (p,nmos拉開由剖面圖可看出Q1base跟Q2 collector之間的阻抗會增加 )
8 P  }4 s) W+ a  ^
若有解釋錯誤或是哪不夠詳細的
歡迎大家一起討論 ^^
, q% F- }* ]  j4 A6 n2 f& i" B
$ K3 }( n% Y0 O  mPS: latch-up比較常發生在pad週遭....內部電路比較少發生
       個人是認為...ESD發生時也有可能引起latch-up
       不知大夥的見解為何?!

djs880206

看著前輩們的見好好學習著呢！！
8 }0 ~$ ?. G4 Y9 r& r

hhping

分享一下最近面試到一家公司的題目:
& u! o2 ~! y2 l1 ?% h0 e畫出PMOS&NMOS剖面圖、NOR gate symbol、truth table和Layout，還有30題選擇題的LAYOUT基本觀念，不難但是一定要準備充足
9 ~' x) L, D) X5 |/ t

overlimit40

感謝大大的分享~~
以後去面試之前能做個事前準備了XD

jikeey

感謝你的分享
真的  面試過三家
幾乎被版大說到!!

ldhjay

感謝大大分享
感謝大大分享

dabing

毕业生很少会问很深奥的问题啦
态度还是最重要的

jkl00108

看到各位大大對latch-up 及 ESD的解說及prevent都非常的詳細
非常實用~

pyi_dann

要面試，好緊張，好擔心，到時忘光光 = =

liu.leon

回復 3# egg

erer776654

讓我學習到許多經驗與技巧 很實用

david_chen

這些好像真的都是面試常問的問題
8 a$ g7 f6 X0 w+ W3 N4 g% O來這聽聽大家的說法以及經驗
! z& f7 d6 H! S+ A' R3 {希望對往後工作也有幫助喔

kerberos

謝謝大大分享 讓我學習到許多經驗與技巧

juro0827

謝謝前輩們的指導
很受用！！！

fuzzyer

基本的layout 觀念  都須了解
才是基本的工作態度!!

st5339s

其實 IC layout 是個不大的圈子，interview  當然是對基本技能的要求。但工作的態度與人際關係的培養仍是，您工作壽命的基礎。雖說從事IC layout  有80% 的怪胎，但有20%很好相處。你是否應該卡位到那20%呢，就算你很強，但風評不佳。連 interview 都不會有人想找你去喔。共勉之!!

ychchip

VLSI 概論相關書籍都看, 多想, 基本logic gate layout 需練習.....
0 y9 x4 v% o* m, Q( e) u. [1 R2 g有機會 參加個競賽 (if you are a student)

樹屋小惡魔

感謝大大的經驗提醒
往後有機會投履歷時
& R( G4 d+ n/ P8 U可以參考面試時該演練的話題
謝謝

Nancy_Yeh

會問ID&VGS那些問題是RD的事跟LAYOUT無關
當你進公司這些根本不關你的事

Nancy_Yeh

其實那些問題是RD的事跟LAYOUT無關
/ a7 f, b) q3 H% g8 z7 a3 S當你進公司這些根本不關你的事