Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6664|回復: 6
打印 上一主題 下一主題

[問題求助] IO PAD v.s lvs

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-10-15 14:17:16 | 只看該作者 回帖獎勵 |正序瀏覽 |閱讀模式
請問一下~在連接完iopad之後, |5 F7 I/ O: h/ G* k% |& @

( F* ]# J6 u' o3 _% T還需要跑lvs驗證嗎?!9 g/ S2 a: M% u  D
8 ~; I+ b9 @" e% ~
如有需要 在netlist檔需要再加什麼元件?!: O' U0 z" T6 ^) i

2 l. m0 s$ {& n* _$ U6 S# f2 e如果要下教育性晶片的話* c7 `% d" v3 g5 m7 e$ j

0 w- E% ^* G# w那iopad該去哪下載呢?!4 O# e; s6 e( R3 o! c' w: n9 ^
% s8 b2 @1 Z9 [! H. k& a5 W4 h/ R3 b
謝謝回文
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
7#
發表於 2007-10-16 17:07:03 | 只看該作者
回答問號1: 你所說"在跑LVS時所需的netlistt檔中加入製程廠提供的pad的netlist檔才開始跑LVS" 這是CORE 已經跟PAD 拉好線的狀況~ 所以~是的!# E  F, O6 _% V! H
' D2 S1 @1 }; X  K# G6 x
回答問號2:是的~IO PAD的LAYOUT 也是佈局的內容之一; V! J% }3 |/ c% O2 b7 w

% r& G$ |% q7 ^6 M1 l: w! ?回答問號3:你在某篇提到有提到"專業分工",所以PAD 的佈局是由佈局工程師完成的唷!
. O* L4 k1 [( |& _                   (就我所知道的)!- n. a. [6 n, p( Z( E. F+ z/ A' ~
; W3 Q3 h# v" ~8 [2 j; w
別再叫我大大了啦~~大家經驗分享罷了~~大大是稱呼經驗豐富的~我承擔不起啦  呵呵^^
6#
發表於 2007-10-16 17:06:29 | 只看該作者
回答問號1: 你所說"在跑LVS時所需的netlistt檔中加入製程廠提供的pad的netlist檔才開始跑LVS" 這是CORE 已經跟PAD 拉好線的狀況~ 所以~是的!
5 ]' J; y$ E/ I4 G& @" O
6 C/ N' p1 f# d回答問號2:是的~IO PAD的LAYOUT 也是佈局的內容之一
4 f6 v: m  n" \9 c; U
- B3 n$ W* A: Z回答問號3:你在某篇提到有提到"專業分工",所以PAD 的佈局是由佈局工程師完成的唷!: O, {3 o. @, V' ~9 J
                   (就我所知道的)!. ]+ ]* f+ Z) a# v7 u# K

6 z( t& i, y# c! Q別再叫我大大了啦~~大家經驗分享罷了~~大大是稱呼經驗豐富的~我承擔不起啦  呵呵^^
5#
發表於 2007-10-16 06:14:10 | 只看該作者
依大大提供的經驗更簡略的說明應該是說 在跑LVS時所需的netlistt檔中加入製程廠提供的pad的netlist檔才開始跑LVS    ,應該是這樣吧?  因為從netlist檔電路主體連接情形 就能知道其schematic的電路連接情形。
6 Q8 {4 P& I& T* O' V. j  l- Z而小妹之前提過文章問i/o pad是否為佈局工作的範圍之一?
; n2 L. Y4 K. f1 x請問樓上的大大  是不是有的公司是由PAD Designer 設計好且layout也是他畫?完全看公司制度呢?   
4 x! e" G2 }' Z0 j" Y8 Q; j4 L  w麻煩提供看法 謝謝^^
4#
發表於 2007-10-16 01:49:33 | 只看該作者
我以我所見的經驗提供參考~1 q; B, _$ i2 Y8 V. m; u8 A$ ~
在各製程大廠會提供各電壓的POWER PAD,也會有SINGAL PAD,IO PAD供各設計公司使用~
& @3 y& e8 g# F5 U7 G) R6 A) `' {0 [ 各公司會依狀況使用或是用自己公司所研發設計出來的~- z, s% ]% S& S# G- S6 [! B: g
+ j, X) t+ Y# K; q7 t! k
因此這些都會被歸納在同各LIBRARY中(依特性),而LAYOUT到後面要做LVS驗證時~就會把使用到$ L* l" p7 r# n6 r. t' W8 g
的PAD NETLIST INCLUDE進來,再把TOP丟下去RUN~
/ ?+ E5 V3 p2 a7 |6 ?所以在作LAYOUT時,PAD就已經被選定用哪些了,而PAD的LAYOUT就交由專門畫PAD的LAYOUT DESIGNER
- J' D5 D% w8 B1 p& o( @1 l9 K去完成~~所以是不會有你所說的狀況的  ^^"& c) R9 [  A- U% @$ F% D

" u# v% h9 _; ]" x$ h: t淺見~~
3#
發表於 2007-10-15 23:03:39 | 只看該作者
小妹突然好奇一件事 自已未曾想過這問題! 因為CIC與TSMC合作 提供0.35UM給我們學習,而提供的PAD並非完整的,所以學生們tape out前 其實只是先將core circuit佈局完及驗証完後再跑完post-sim後 才加入pad 並寫相關申請下線的資料給CIC,否則一開始剛佈局完core circuit就馬上加入pad再跑驗証的話 只能作DRC罷了....  ,因為schematic方面又沒提供pad來畫 ,LVS無法作!
8 e3 J6 w, W! c4 b8 U, r- n  T
& l! e, l' X/ N- U( k5 c但小妹想問如果以業界來說的話!
6 H6 y# S- c3 s: \是不是一開始PAD的schematic及layout 圖都會給我們了,讓我們一開始在佈局完後就加入再來跑驗証呢?   麻煩大大請說明一下情形  很多初學者一定沒想到這點辣!
2#
發表於 2007-10-15 22:41:30 | 只看該作者
把I/O PAD Netlist加入到你自己設計的電路中
/ T7 o& s* e) V$ r  _8 r3 q5 X$ Y在一起Run LVS就可以了4 l4 }' j% @. }
一般製程廠都會提供I/O PAD SPICE Netlist
% U0 [# ^# |  y" L6 V5 u. C7 J* s# h* |2 P  Q9 d7 ^
如果要下CIC教育性晶片的話,應該要向CIC申請才有吧2 r8 K4 ]3 h) L4 ^( C1 ?( C! S
一般是拿不到的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 08:57 PM , Processed in 0.159009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表