DAC的LAYOUT排列方式

gavin_su

谢谢shaq分享！！
; L  o( \5 ?$ g6 [4 t8 Q3 l! a正在考虑此问题。

semico_ljj

很不错，谢谢大家！

hitxiaojun

我在设计中参考过梯度误差补偿的排列方式，从仿真及测试结果看，10bit 200Mhz完全够用。贴上以前读过的一篇paper，以供参考。

[ 本帖最後由 hitxiaojun 於 2009-7-6 11:54 AM 編輯 ]

賴永諭

可參考陳柏奇老師的上課講義!!
!!thanks!!!!

L_ju

下载看看,感觉好东西啊,没人顶我顶

yhchang

最近在學Analog Layout
大部分的製程瑕疵 都有辦法用 Layout技巧來解決, 但是Local的random variation就幾乎是無解
而這篇Paper 提到的Q-square Random walk Layout 排列方式
2 y* T. V+ ?+ `2 h" [  w5 ?; z就是用來解決 common centriod 佈局 所不能解決的 random Layout variation
3 k% p& N1 N' w4 K# g' W在此也感謝 SHAQ大大無私的分享

louisli

感謝shaq大大無私的分享,相信會對我有幫助的,謝謝! thanks.

shaq

以前我在學校時，有看過 Q2 Random Work 的排列方式，
7 n2 d2 d  U- T7 H, a! d1 J5 C2 |/ ppaper 是說可降低 INL
7 g) G; O: j" q7 @2 L
/ z' s& a2 T, F6 c6 _  w" D6 v& |* apaper 如附件所示，給你參考