請教有關調folding_cascode 放大器的訣竅

monkeybad

為什麼會調不出來的主要原因在於
+ a! @. c4 O: T- }8 O5 g  u( C
folded cascode OP少疊一級啦
/ ^! l8 Z8 ]4 i- N
; f+ S% q1 j# f5 I- K) _請看附圖
  Y% g8 o+ @9 U0 y沒有疊的話 往上看的電阻為ro而已 所以總體大概還是ro的數量級 gain大概就是gm*ro左右
這樣跟一級op的gain是差不多的
4 r6 }2 H6 B6 k8 m再修改一下試看看吧 應該很容易調到60db以上
+ S. L/ O0 @- t" X# d
5 j/ X/ ~" {8 Q, E" ^[ 本帖最後由 monkeybad 於 2008-6-4 11:09 AM 編輯 ]

st80069

被最後一句嚇到了...folded cascode OP要作到60dB是很簡單的一件事...(慚愧)
之前曾經弄過0.18製程的，N-type input，VDD=1.8V，High Swing的電流境接法，不出兩天就調出來，上達70dB，面積也小，有足夠PM和SR...不過，卻是亂調出來的。
, j! u' T( q1 y$ P5 s現在改成更小的製程，N-type input，VDD=1.2V，且有vth小的優勢，但上頭只有一對電流境，寫公式估大概，花上4個禮拜卻只有失敗心得...(心情超沮喪的，超悶)

! x9 R1 r6 f. M0 oVref是0.6v。
$ X/ G' o+ {4 ?. y0 \, Y如板大命中，P-TYPE是最佳的設計。
+ U, [, Q% }  l& f9 w7 A! W! X. l
# C7 V! ]7 _+ \/ `, t% I還有，謝謝版大的PM，
4 k4 ~5 x4 ^2 J, F0 L) [版大的PM內容真的有讓我開竅很多東西，又讓我有信心起來，
2 Y2 Q0 j& i5 M  }% C9 l對照之前版大的回覆，指的是再疊一級電流鏡採wide range做法(應該就是類比說的High swing一樣吧??)，
明早就趕緊來做做看，好想趕快去實驗室試試這樣的做法~~期待~~

9 m! K" S6 A- w+ N' v******************為何會調不出的心得：******************************
公式：gm2*( (ro5)   ||   (gm7*ro7*(ro2||ro9) )  )
因為電流鏡那端只有一級，
也就是往上看的ROUT只有一個ro5，
為了避免ro5過小所以一個方法是放大L另一個就是縮小電流I，
而，L5已取7um(太大了吧)電流還必須維持2uA以下的情況ro=2M，
+ {% y6 |0 j4 |/ e: d& R
往下看是gm7* ro7*(ro2||ro9)，卻也因為電流過小，
/ v, ?: Z! w& o( _* ?9 ?, cgm7*ro7照公式看來會隨著電流下降而上升，
但，上升不大...試著放大寬長，沒有明顯的變化。

且，ro2||ro9也因為輸入端跟最后的匯流端的電流很大(一開始我定70uA左右)，
導致ro2跟ro9變小，雖然gm2有1.2m，但並聯後增益只有400多...
(此時的寬長已經為了拉拔到400多大的不太像65nm製程會做的事了....)
既然gm2無法放大了，不如放大輸出阻抗ro2跟ro9，也就是降低輸入及匯流端的電流...
當然gm7*ro7值不變，ro2||ro9也如期上升，卻gm2的下降大於ro2||ro9的上升，
+ [" _& M9 Y# y3 O6 F$ m- ~增益當然就愈來愈小。
$ L/ A) {0 i( d8 H* l*******************************************************************************
7 a" [1 }7 k, m1 b, M, Y
[ 本帖最後由 st80069 於 2008-6-4 02:56 AM 編輯 ]

finster

原帖由 st80069 於 2008-6-3 09:50 PM 發表
好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
/ k7 r9 T6 j: v6 k; N: e' S而專題本身是沒規定60dB啦，之所以會認 ...

: ^  x- e$ O2 v
5 E/ H3 v7 f* `  G/ }1 c1 G0 q
1 e* m+ w6 n, j- k你的Vref是設在幾伏呢??
8 P- i* E- T$ p0 D( k2 d; j. X我記得你的VDD是1.2V,採用P-type input folded cascode OP
. O8 J) w( y/ y# p7 p( P2 N如果你的Vref電壓設太高,建議你改採N-type input folded cascode OP,不然,先天上gain值是調不上去的
不過,53dB,真的是太低了,folded cascode OP要作到60dB是很簡單的一件事

st80069

好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...
: \( @: t) `7 I' u  X1 S努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
而專題本身是沒規定60dB啦，之所以會認為60dB，是因為下面這張圖。
% Q. y. y3 Z* Q5 s* \
9 e$ P4 i7 w3 ?8 }- K, R穩壓器的設計得到CVDDH的穩壓值....
而小弟看過有關穩壓器的PAPER，如果Mdrive的電流增益為gmp的話，
# P) p0 \; t% T- m6 l0 ^" r則需要A*gmp >>1，所以私心認為A需要60dB，

是我想錯了嗎??
  f0 i7 T8 R0 `3 @2 b謝謝各位大大不吝指教.....
(已經調到好想哭的地步了....唉唉唉)
(如果真的需要60dB，那我明天趕快改成兩個head好了)

hitxiaojun

看到各位讨论,小的学到不少,真是太感谢了!以你们为榜样,努力学习啊!

ele9229

先了解自已需要的spec是什麼再了調電路會比較好
9 V' t- P. |9 Q- l% N  P
- Y  l" x$ U( ]: e" d如果你要增加暫態響應的話建議後頭再加上
0 o1 x. m: V2 u
2 [6 S# S6 H4 A: T1 U電流回授緩衝放大器

jjtomes

調OP有很多的技巧在裡面~

( u. i7 }* o( x4 u0 x透過大家的討論真的很有激盪的感覺~很棒!!

aksi

希望能一睹此篇文章的设计 让自己OP的设计能更上一层楼 感谢

sachiel

regulater是類比電路的一大挑戰
感謝大大分享的這篇PAPER
/ l0 T; W$ j2 H對剛入門的我真是非常有幫助

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
4 m1 g) ~1 D; V0 S2 w8 w- ?* r: `喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
' s) v" R1 I( f! e! f小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
/ s: [* t4 ~6 u* s2 s) z9 U很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
唉...小 ...

. O) {; p4 t8 S. ^
我想,你有點誤會我的意思了
8 E8 `5 `" K; M% Z. Y$ f! F# q1 C在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
7 {1 E+ P7 u8 c* G9 o' y% a小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
, W/ q$ E+ k% c! n2 S發現OP的學問，還真是多....
, R( j/ U3 u, T# i% n6 M( {6 K唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~
* _+ |9 V0 K' F% V- l
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
( Q! R. I9 R# Y# C" |2 M- ]; g) ]
恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
$ q2 R; M( h  K9 R; X  k8 [  g5 i也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
% D* D1 E2 v% J' F8 M- k9 h" T9 G話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
- C6 }0 O, ?+ P9 y- s! E, d9 _(昏頭)
- ^. f" N. q; v! p抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
6 `- D9 M7 A5 Y2 W$ C我重新再重推做一次...

& S& @! ~+ ~: y( D, n

# Y/ X$ ]- y: k  y# T' E$ {
6 s3 k( k  W( |7 ]不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
9 g% h% F/ R- k+ b+ Y' K自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
) o: }3 q1 e& I7 V" ]. [附上他的paper讓大家研究看看。
2 t) B  \5 Z1 b! a**** 本內容被作者隱藏 *****

" J' N7 z7 D1 s. i' K! ^regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。
9 k6 e5 U- V. ]7 k- z
9 z- |( W4 q2 t+ C3 x; D# m( Y[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
5 ?4 y, i& s" S( y3 {) I(昏頭)
抱歉抱歉....
0 L/ Y) M0 h1 s) }8 I* v: w, n* K+ K& gfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
我重新再重推做一次...
. C% m* m4 {& ~  \
[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
7 _3 A# G" h' @( B0 @恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
* T- Q/ o# D2 q) V謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
4 t$ F4 Y/ |9 W" _6 q- q6 m, M
恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
5 h9 h' h( N; Y# Z. S除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~
  s& Y! \9 y, T7 P
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
: r7 [) x  u2 e6 E2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
, P! s% Q( e$ v" A   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
" L! x: \7 B; A2 F7 _& g: [   做了也是白做
( X1 i# X7 e/ n7 L0 d3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
, c7 K1 p  i' r3 T/ `; `9 U& M& _; P6 V   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
5 h$ a( f; I# O# `+ ^% p) d; O   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
. Z4 \3 l" V, X- P" M* k) `6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
; {: L) h0 ]- o+ `7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
1 m) u* Q. O* M當然會犧牲headroom

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`