標題: 想請問一下設計mos的wenth跟length [打印本頁] 作者: yuiz 時間: 2007-9-15 12:17 AM 標題: 想請問一下設計mos的wenth跟length 最近一直在模擬paper上的電路，(也清楚了為何電路會這樣接)+ S+ O6 J* l5 p% q3 [0 [& D+ ]* b
好比說VCO，PLL的電路! J! h) [ z$ m7 m' h- A9 z# K
通常你們在設計nmos或pmos的時候，長寬比都怎麼去設計呢9 n4 Q5 q2 J8 ^$ Y) n7 H2 K
如果是以0.18um製成或0.35um的製程來說* m; m0 w$ w( [7 Q+ o1 }( W
不知道各位專家有沒有什麼建議或指導之類的.....作者: gengwd 時間: 2007-9-16 06:56 PM
根据工艺确定Length,然后根据MOS的功率和速度确定wenth。作者: sjhor 時間: 2007-9-19 10:31 AM
類比的世界 沒有 standard!!- Z0 o1 j/ |' u5 ~. q9 |
所有的 width & length 都是依照設計者的需求來設計!! , g+ p" ^8 C, q, z3 g: _所以 應該沒有人可以告訴你標準答案!! * _- x) X' @. m, k& N: E或許 有這麼一條 guide line 叫做 儘量不要用到 min. length/width!!. h0 I0 W3 e8 z' q7 Q% l* v9 n
這是考慮到製程變異的時候!! 假如不 care 時 也是可以用的啦!!$ Y# w6 `6 x d1 P1 J
看你自己的需求唷!!作者: li202 時間: 2007-9-19 05:04 PM
L與W跟你的操作電流、頻率盛至跟溫度有關 . \, }" U% p* [! G一般L的不要抓到min值,L大一點可以避掉製程size的變異 . \# |' `7 z, ]0 U' V7 q適當的W/L比例控制去抓Veff值比較好作者: 緣緣 時間: 2007-9-20 04:46 PM
一般在設計NMOS或PMOS，為了讓MOS在飽和區工作，以所需要的電流(Id)，再利用MOS飽和區電流公式Id=1/2 u Cox (W/L)(Vgs-Vt)2來估算W/L的比值， 9 G: S% l2 w& \+ i另外，如果是0.35um的製程，表示L最小可以到0.35um，但建議不要用到最小，因為如果製程不穩，L很可能會跑掉，而造成電路Function功能不正常。作者: temes 時間: 2007-9-21 07:50 PM
比如W/L=12/60. 和这个20/30。match怎么看作者: wuwen 時間: 2007-10-26 01:49 PM
Sorry, I would say they are total mismatch!作者: twteng 時間: 2007-12-16 07:42 PM
一般類比電路的書籍(ex:Alan..)都會提到喔，大部分都是以OP當做例子，利用OP的規格去回推MOS的SIZE喔.作者: eeKuo 時間: 2007-12-16 11:11 PM
0.35um製程, 應該 L 都用0.35um , W可用10um或是5um,我在學HSPICE都是這樣設定的 u; \% h8 S) I- j3 I但還是要看設計者啦作者: hycmos 時間: 2008-1-15 02:31 PM
看是類比還是數位電路,& W: o: _+ t5 d; q- H
類比電路基于match的考慮,一般需要更大的L, + U! e8 t3 O# _數位電路基于經濟的考慮,會選取最小的L, 0.35um. 因為數位的處理電平都是0和1.作者: andywu 時間: 2008-1-15 04:55 PM
2樓的是REVERSE吧... % V% X/ W( n- Q* U9 S g ( A7 P; J4 b( g$ [& k4 a我想還是要以分析來設計 ?" Y3 Z) G' H+ V& r9 ^& z2 Z
5 f& c. M" S, U( b先明白公式,推小信號MODEL # H# F: j* W: n: @ 2 E% z9 O: q0 h0 y0 P- C: s應該可更清楚作者: gimayon 時間: 2008-1-15 09:09 PM
類比電路基于match的考慮,一般需要更大的L, V7 X8 [, [0 ~/ J. b8 J
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ - i& A+ C9 B3 X" u6 H& h7 t基於 製程變異 及 短通道效應 $ w5 E' p( t3 b; G' e
L4 o8 r2 n3 L2 L; O$ P7 R
先明白公式,推小信號MODEL/ e8 U! S/ s: C; N5 L/ ?" B
^^^^^^^^^^^^^^^^^^^^^^ . t6 t% ]0 o: ?1 y# ?20/2 跟 10/1 在數學上是一樣的(忽略2次效應)7 D. \% q9 k( D
但在 hspice 可能是不同的 mos model作者: wiltao 時間: 2008-2-12 05:07 AM
for the 0.35 process L usually is 0.4 in the process datasheet, then you calculate your W according the formula Id=1/2uCox(W/L)Vov*2 usually,But as the other guy said your specification is the first作者: 賴永諭 時間: 2008-3-11 01:36 PM
Reasonable sizes for lengths of the transistor might be between 1.5 and 2 times the minimum transtor lengh of particular technology.作者: dennates 時間: 2008-4-5 10:02 PM
一般length都會設計在最小L的2-5倍 2 ~0 ]' c( I' w% g再看電流來設計wenth作者: liangshangquan 時間: 2008-4-11 03:42 PM
L大小的選擇和mos的使用有關係 b0 C/ f' i8 f9 R% w6 z0 R有從match的考慮，電壓mos和電流mos 3 r; l8 E4 h' e/ I' O' j( q有從1/fnoise的考慮等等* U0 D: Q( B" o _' r! G
沒有絕對 1 m; N: w1 E. Ew的選擇主要和vdsat和L大小相關
