Chip123 科技應用創新平台

標題: 有關數位電路layout的問題（via的打法） [打印本頁]
作者: piepie1244    時間: 2007-9-10 08:37 PM
標題: 有關數位電路layout的問題（via的打法）
請教各位有經驗的工程師，我有幾個有關VIA在layout時，碰到的問題，雖然是小問題，但一直找不到合適的答案，麻煩各位知道的告知一下，謝謝
+ Q7 k8 W' S. _, k/ |9 ?, `7 X4 h; C9 G3 v1 c6 A2 s/ F
在layout數位電路的時候，7 S/ L# `8 g# K* V- I
1 若有一個訊號要從metal1傳到metal3，那他的via要怎麼打，是via1和via2要疊在一起，還是要via1和via2相鄰的打
# @' l' Y1 `8 v1 ]! i/ h2 若是有空間的時候， 多打同樣的via，這樣效果會比較好？還是比較差？
: c, K2 v2 l8 P
4 A! ?# L7 i: N- |# h5 \非常感謝您的回答
作者: amanda_2008    時間: 2007-9-10 09:28 PM
標題: via
1 怎么打和你的rule有关吧?有些 rule允许你重叠,有些不允许，                                                  
- A( w  {9 m( a2 多打会更好吧,
作者: tihon    時間: 2007-9-10 11:14 PM
VIA有寄生電阻
3 X5 }" W$ {4 b9 O0 W, D多打VIA就像是並聯越多的電阻
8 f$ K7 ^2 u' P1 N所以總共的等效寄生電阻值就越小
$ r) d, T, r* U1 U打越多越好
作者: 小朱仔    時間: 2007-9-11 01:50 PM
原帖由 piepie1244 於 2007-9-10 08:37 PM 發表
4 m$ D1 V' f1 b+ x) [* F0 J請教各位有經驗的工程師，我有幾個有關VIA在layout時，碰到的問題，雖然是小問題，但一直找不到合適的答案，麻煩各位知道的告知一下，謝謝; x, i# K: M; |

0 }  L6 A- S/ \: w) P: s0 z在layout數位電路的時候，
/ X0 S/ g" D& F1 若有一個訊號要從metal1傳到metal3， ...

% d+ N1 Q1 y% }/ m; d5 l" V+ b' x6 @6 F7 x9 T8 j& [
1.若有一個訊號要從metal1傳到metal3，那他的via要怎麼打，是via1和via2要疊在一起，還是要via1和via2相鄰的打; B  _; m0 {. `! e/ e- {4 v7 k( e* v
* `3 R2 k0 }; t
若Mteal Line夠粗夠大建議交叉打VIA,如果只有Min. Rule那就一直往上疊
/ k& k' r( h; W9 B0 F; x  u( \; H% D9 }0 a
2 若是有空間的時候， 多打同樣的via，這樣效果會比較好？還是比較差？+ W, v' ]+ h" s( Y( |8 D
5 G' J" z1 t1 i2 }& s5 {
贊同上層大大所說的打越多越好可以降低寄生電阻且所承受電流也較大
作者: Oo海闊天空oO    時間: 2007-9-12 09:24 PM
1.若有一個訊號要從metal1傳到metal3，那他的via要怎麼打，是via1和via2要疊在一起，還是要via1和via2相鄰的打
& {8 {5 Y/ z$ V$ a; A0 j# o; H, s+ ]& P- l- q6 K4 F! P( L
個人的看法跟樓上的大大有點不同...( C3 e& j6 _) y1 Y9 B
從metal1-3要接在一起...我絕得..via疊起來回比較好..., ]1 G0 W4 D, q( R
曾經有老師提醒過...layout時要考慮的..其中一項就是電流的流向..- m- h6 K! n' ^6 `+ n
如果交叉的話..電流就會經過較多的轉角...7 I& C3 N' }& R! F6 E6 y" E8 @
那不如疊在一起...直接就讓電流流過去..應該教好
7 @, E4 m3 q7 }& {) a3 T( q! i5 y' Z7 t. C9 F  W$ O3 F! G
2 若是有空間的時候， 多打同樣的via，這樣效果會比較好？還是比較差？7 X% V% I$ x! ~% b+ F4 k
有空間的話...盡量把contact或via打滿是最好的..
2 N; u( t9 i5 ^via連接兩層metal..從中間來看..via就是一個小電阻..: t) u' x; g- N0 ~: X' I
打越多...看到的就是很多小電阻並聯...
1 X# }, P; E* ?8 i$ u9 p; B# q5 b電阻是越並越小的..因此打越多當然是越好的..
7 Y: G) a1 {3 W; b" Y另外..如果只打一顆via..電流都從那個小電阻流過..
1 a& k& X. \% U; [6 n* N9 R容易造成熱度集中...8 O: r6 Q, w+ H# a, p8 u
多打幾顆...也可以看成把電流分流...$ K1 z0 z1 E9 X. w
該區也較不容易過熱....
作者: u9513349    時間: 2007-9-14 02:36 AM
直接碟上去唷
0 M$ n$ z$ a& ?, k  h% O
; \- p4 X( }* GEX:m1+m2+m3+cont
/ V  l2 n7 o; t/ @; t
0 x/ }: \  c  Z, V我都這樣疊唷
( n2 p8 o4 C0 b
) V1 F1 {3 i' X& t1 |( x8 h記的要考慮規格唷
作者: moneling    時間: 2007-9-14 10:55 AM
1.就製程而言: 依製程的平坦化程度做區分
0 c: h4 I7 ]8 G1 d                   一般在rule裡會有定義是否允許疊在一起
" h& O. l6 R: j& p5 q& G4 m% q      0.35以上的製程一般是建議VIA打成交錯的
7 m9 k+ R* L5 L/ m) x1 ]      0.25 ~ 0.13 是建設直接將VIA 疊在一起0 x5 U- o6 ?5 C  P
      0.13 以下~ 因為沒使用過,要請教有用過的人  q9 H) ~3 y! ]0 O* ]0 v8 v& S# b

! V7 M1 u2 M( k! K# w  G+ n  <<請直接請教對製程比較了解的專家>>" M# o' t) Q$ ]+ `' z; X

( Z, @+ Y8 R9 N     就電流的方向而言: 直直的走不需改變電流方向會比較好. [+ ^: C  V6 K( x: Q6 B" u* P
      建議是直接將VIA疊在一起
  D" x2 a) m, p! \- v
4 @  N  C) P6 ~/ Y0 O  2. VIA 能多打就要多打: 可以降低繞線的電阻值減少delay



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2