Chip123 科技應用創新平台

標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？ [打印本頁]
作者: woo240    時間: 2007-8-12 08:25 PM
標題: 畫電阻時為何需要考慮邊緣與彎曲的地方？
小妹又來了。1 W1 a. ^3 c5 n$ J+ q
這次我的問題是：& i! j0 o* |; b
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？' Z& W7 P, ^7 B; e. O
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖)
7 ]  M) y2 L4 \9 K; i" Q
' h7 y# {6 l. Z( j  i9 F! c! n8 y* I3.以non-silicided poly畫電阻對Body會產生較小的寄生電容(與silicided poly相較)，why?
作者: m851055    時間: 2007-8-12 11:22 PM
1、一般1個contact的resistor是固定的，可參考foundary的資料，一般L=Lm+dL，W=Wm。. p' X: {5 b4 t% N9 q8 U
2、彎曲電阻的不確定性只要考慮current的流動(想像水的流動)你就知道了。( y4 f' M8 \! D1 L
3、查capacitor的公式就知道了，C=eA/d，e表示介電常數(為2個級板)，現在substrate是silicon，所以.以non-silicided poly  
% \1 ?- O" |3 d$ [9 U     畫電阻對Body會產生較小的寄生電容。
作者: priven    時間: 2007-8-14 10:25 AM
標題: 作 TFT 的人之淺見
1. contact hole 的 edge 很容易因曝光而產生差異，曝光不足或過量，都會有形變而造成 contact面積上的變化。再者，edge 容易有爬坡問題，其所造成阻抗變動，較難估算（此為 TFT Thin Film Process 易遇到的 issue）。但就發問同學所提問內容，應是考慮 R=Rs*L/W 的式子，在 contact hole 處所代入的 W 及 L；但這有很多人作過相關研究了喔，查一下應該有數據或公式可以直接代的喔。* k& q' X0 D' K: F: ~
5 U! t, t5 m9 C' _6 k
2.同上。轉角處的電阻，印象中的數據，以方格電阻計，為一正方格的 2/3 還是 3/5 ..... 忘記了.....9 O' i% O  D( y

: D& I. H* [/ t& Z3.以下純屬猜測：是因為等阻值 Layout，non-silicided poly 佔用較小面積，而 silicided poly 需佔用較大面積嗎 ？
作者: woo240    時間: 2007-8-16 04:59 PM
小妹還有個問題6 ^/ _5 S5 ?6 G* V* U1 A' G
1.bending and edge effects是低電阻係數偏愛的% y. e5 b; s( f; P6 Q
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”
作者: m851055    時間: 2007-8-16 11:09 PM
原帖由 woo240 於 2007-8-16 04:59 PM 發表 5 a8 G. {4 i* K9 i+ |6 t" O# d
小妹還有個問題
# V/ x* y$ l9 C& u0 ~# z1.bending and edge effects是低電阻係數偏愛的" n4 d* g7 ]3 S4 Q
  是否說"對低阻抗而言電流擁擠與轉角的不協調是不重要的”

5 `6 {8 w- e4 x: I1 T7 K9 @9 d' f" R
% q0 O" |/ m4 w) i1 t: A
須注意相關current density的問題......................
作者: Oo海闊天空oO    時間: 2007-8-17 10:30 AM
原帖由 woo240 於 2007-8-12 08:25 PM 發表 / A2 f& _. L- ]
小妹又來了。
& I. S9 Y8 d. x7 Q這次我的問題是：2 {0 o$ v) |. O9 T' E" |  V
1.當在畫電阻時會以contact來連接，以做成較大的電阻，聽說contact的邊緣與電阻也有關係，要考慮進去這是為什麼？& v3 v' }/ y. U' J; n- x" R
2.當電阻彎曲時，也會使電阻產生不確定的因素，why?(如下圖 ...

; C' e- M5 P0 R% T' X- k$ k
- V2 |$ i' y" j1 P0 I7 P. {7 NQ1:當contact連接到下層的metal時,會有接面電阻..因此要考慮的應該是contact到metal間的電阻
. ?# K. J8 w0 [1 ~) W# ?. O+ _     但因為要接contact, metal必須畫大一點..但是poly的電阻是以一口來作為計算的準則
/ C' }( Y; J5 u+ i  ~, `     雖然電阻看起來是比較大,但是在L/W都一樣的情況下,poly電阻的大小都一樣大- K0 V* a0 n4 s$ w$ \/ o
     例如: L/W=1/1和L/W=1.5/1.5時,兩個電阻都一樣大
0 d6 u9 n1 B! B1 y1 ~     因此第一個contact接到metal,應該要考慮的是接面電阻. F/ t- z+ Q* h- @# c* a1 P

4 O8 j$ \) G7 r8 ]2 \Q2:在製程時,會有所謂的邊緣擴散~
+ H9 [4 c. \) u$ t, W' D  }3 s     依照這樣轉角的電阻畫法,因為排列的不相同,! V( g: ]3 z# P8 P* D
     所以擴散的情況也會不同.: S$ z( Q1 X* F, V
     若是轉角擴散情況嚴重,造成上下兩條直線接在一起$ a# v8 M. Y" @/ Z& N$ j
     整體的電阻值會變得無法預測..(以一般.35製程來說...實際下線的電阻値與劃出來的電阻值約會下降10%)
3 r/ }( T1 g: d% D0 Y% {     因此通常在繪製電阻時,通常會採用串聯的方式..
8 O( t8 w8 {' K! \# h     分別繪製相同大小阻值的電阻串聯起來~來達到想要的電阻8 P( |  A0 U: }% _, u
     這種作法,因為每一段電阻值都相同,因此可以假測變動的情況也會相同
7 A1 M$ ~# v0 v1 w, F     但是整體而言,因為一起變動,可以把電阻的變動直降到較低的情況
' ?- s6 V! {& \0 e- l
4 [. ^7 s& e5 ^, L     這種轉角的電阻畫法,還有另一種缺點:
8 V2 a8 Y! {1 A- ]( G  w( r     因為電子會在轉角處聚集較多的電子,因此在轉角處會較易過熱8 n" F; O: F% i+ s
     容易造成electromigration,也就是所謂的電子遷移..: N; [- f3 W1 x- h% U2 y, [. K% G
     更簡單的來說,再轉角過熱的情況,該處的金屬容易因為過熱而斷掉或因為熱擴散造成電阻值變動( V5 T4 {7 |0 i3 n% B+ x8 t4 l
     , k( B+ d9 X. U: s5 H6 j
     這兩個是轉角畫法較嚴重的問題5 a' P' U+ ?8 `& A( D% ]0 w

" O; [2 B# J9 K1 @, @! B& A! @" S. @
另外是Q1.bending and edge effects是低電阻係數偏愛的
! \/ v: z2 _! o( o, s這個問題,以實際的製程來說,電阻畫的越小,在製程時造成的邊緣擴散效應較低# J" Q" s, f: K9 [' P
因此電阻值畫的越小,電阻值的變動越低7 U5 r0 ^. a' |$ s. X& ]9 c6 v. v' Y. O
換句話說,用較小尺寸的電阻做串聯時,電阻的變動會較低
作者: woo240    時間: 2007-8-20 10:30 PM
6樓的樓主很謝謝你的回答* ]- p' b  B& O9 }
不過又有了一個疑問
, y$ d6 n# ?7 x7 z# X就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一; I2 H) B# H5 U/ A4 o7 _  y% X
但是”小的電阻值會有較大的誤差值”
& h' g) z$ l8 \4 D/ R這句”小的電阻值”　我可以把它解釋為以哪一層次來做電阻嗎？（well, diffusion, poly, metal）
' S1 x( n9 ^) X是說以metal來畫電阻的話會比用poly來畫的誤差大嗎？/ c+ i. @1 e) a! }7 m& G& u
如果是的話，那為何不用well做電阻呢？
作者: diabol    時間: 2007-8-22 09:46 AM
標題: 回復 #7 woo240 的帖子
小的電阻值應該是指面積吧  Y# T. R( x: |# w( s  R5 J
面積很小（nwell, diffusion, poly, metal）都一樣誤差大(這是指絕對值)4 L! |& O* l: t$ N, @
特別是用diffusion產生的電阻  
: v. y) d- v8 ?; j. v$ J7 P' i你只要知道這材料怎麼做出來…就會了解為什誤差會~這麼大~
" F1 ?% J) p, h! o但是相對於同一個 ic 裡的同一個材料的電阻
; s- O9 N0 k# C$ ]. K彼此的電阻比值誤差很小 ( 前提是有考慮好matching )
作者: smilodon    時間: 2007-8-22 10:17 AM
原帖由 woo240 於 2007-8-20 10:30 PM 發表 ! t$ {9 V" y4 f- N8 O
6樓的樓主很謝謝你的回答
$ m$ G& c% a3 h2 x: b) c+ s% E不過又有了一個疑問
7 @% L, W8 z1 g' [- Z# V$ d& R就是在電阻應用考量時，我們在layout中是無法做出精密的電阻值，這是要考量的其中之一( J# b1 p, S1 Y; P; E/ }% f& R
但是”小的電阻值會有較大的誤差值”+ V* v7 O: k3 b- Q  x# a% X8 G
這句”小的電阻值”　我可以把它解 ...

6 u! B2 M$ Q( N
  R1 L9 x$ o+ `" a( b小的电阻值的理解是错误的  这句话应该理解为： 为了保证电阻值的精度范围，需要W/L 的值越大越好；另外，单个电阻是很以实现精确的电阻值的（金属电阻除外），你需要保证的只是电阻的比例而已，而这是可以通过matching 来实现的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2