Chip123 科技應用創新平台
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
[打印本頁]
作者:
fayfay521
時間:
2007-7-12 10:00 AM
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
3 l6 y1 ]5 n, Z& W
求助各位大大....
4 t5 Z2 [: d- ^1 `
我在做一個cpu agent的驗證,驗證代碼是用systemc和 C編寫的
$ F" j' o/ n8 ]) B# d
在ncverilog下做徬真...因為有inout類型的耑口,在徬真時,會有警告.
1 v' u4 n! ^# y- Q
但是這個警告又不能被忽略,大緻意思是:systemc將sc_inout類型耑口當做out類型的.
% f" k" r4 x: ^
在讀操作中,如果是systemc本身寫的值,而外部寫的值將被忽略....
& R3 ?6 N7 p, O* L
請問,sc_inout這種類型的在搭建TOP時應該做如何的處理??
作者:
fayfay521
時間:
2007-7-12 04:20 PM
; u8 ?8 U4 M, g+ `, w
% y7 k: ?6 |" Z( m
高人指點一下啦,我試暸一天還是沒有結果...55555
5 x. J( C! r0 i9 F. P: V
bfm的input接口和verilog寫的 RTL CORE的inout的連接有問題...
r5 O+ N3 h+ w: M& C }" H
怎么解決嘛..555555555555555555555
作者:
fayfay521
時間:
2007-7-13 03:46 PM
謝謝2位
0 F7 Z R% [% O w1 f
0 {4 c" h; g w4 p ^5 {
我自己重新把TOP搭暸一次,因為我的耑口是inout和inout相連,所以比較痲煩.
5 Y' ]3 _9 X& O/ g
看暸好多資料.我把所有的 inout分別都簽成2跟綫,一個輸入input,一個輸齣output,還有一個控製信號.一個糢塊一個糢塊慢慢的連..頭都大掉暸..
- r. ^, s9 P+ K8 [3 A% e' |" {
2 g' D+ P4 Q# p* g; U5 c
現在纔髮現,top不是想象的那么簡單...
/ N6 R6 ~8 ]" C4 ?& a$ E' ~6 ~1 c
時鍾,復位,連綫,oh my god......
作者:
fjuphilip
時間:
2007-8-22 12:01 PM
標題:
systemc中的inout類型,在搭建TOP的時候怎么處理?
在verilog 中 必需宣告
$ O7 H1 Y7 O& X9 W2 |, u& d
1 @( D4 }5 j: b
inout [7:0] data_bus;
' H9 Z7 T7 `2 _4 n: ?# @3 }
wire [7:0] data_bus;
: A' c% g2 k9 H/ D" y: i- V
reg [7:0] dat_out;
# \) v% M; ?% S6 O: x
assign data_bus = (we) ? dat_out : 8'bz;
# f& V8 t3 x# p5 E. a, }/ V
* u% w7 q. G: v% \) I! d
當資料寫到外面 時就由we(write enable) 去將dat_out 打開
4 H$ C" t# o5 W, l. K Y
資料讀入時,就可以直接讀取 data_bus資料
作者:
masonchung
時間:
2007-8-22 12:11 PM
轉貼:
0 Q7 n. R( G" m& l: I6 _
小菜门，今天讲一下inout类型端口的建模，和不确定输入的约束！
( i4 t" t/ w* M
在VERILOG中的INOUT类型是数据通信中常用的，比如，DATA BUS ，
+ B3 b" @% r) T( X O% q
ADDRESS BUS，这些地方必须用到INOUT类型端口，但是VERILOG中的inout
# n, N/ f/ v$ p* V+ L' e% y: h8 b( K9 E- y
和System C中的sc_inout是有区别的区别在于verilog中的inout就是输出和输入类型
5 u3 J' J' D7 w0 Y {1 s
而system c 中的sc_inout不但是输出，输入类型，而且可以单独当做，输出类型，它的输入作用只当作一种访问，就是其它的端口或是信号可以访问，不过在VERILOG中如果安排的好，也可以是这种类型，这样可以边对端口输出，边访问，进行检测，以达到正确输出的效果！
/ F5 G8 `2 g9 y- d r% k. i0 m( ]7 q
好了，下面开始正题，估计，很多初学者用INOUT肯定是会用的，但是做硬件，你不但要会用这种语言还要了解这种语言是怎么实现的，只有这样才能成为高手，何况，verilog,
2 p2 P& l' k" i" Z8 U3 j
system c都是开放源代码的，没事的时候可以读一下的！
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
3 l6 y1 ]5 n, Z& W ; u8 ?8 U4 M, g+ `, w
0 F7 Z R% [% O w1 f