Chip123 科技應用創新平台
標題:
λ -base esign rules中有些規則不懂 想請教謝謝^^
[打印本頁]
作者:
君婷
時間:
2007-6-11 12:57 PM
標題:
λ -base esign rules中有些規則不懂 想請教謝謝^^
小妹我從唐經洲的書上看到其介紹!
, }4 Z {- b) `. v0 P
而首先Mead&Conway只是提出λ基礎設計規則作者吧?
$ ~+ K% p- B; ~( A* r
接著是書上寫的名詞規則有些不是很了解 ，在此提出麻煩大大們 提供意見謝謝^^
7 M+ e" G! |+ j# d' e+ i' K" M! v3 D
------------------------------------
0 s w6 L. |$ g/ F' i8 ~1 h4 i
規則/說明
% ?; C% E# I' ?8 ]% v& Q& I9 U
Epd>=2λ ：閘poly需超過diffusion的最小長度。若不超過話，在diffusion or Implant source/drain時，將使source/drain因為
/ Z6 p- ]5 U& v9 r1 D1 i) L
diffusion overlap而短路。
O3 a. B- E# B# S3 c# f. [4 ?# P
------------------------------------
7 b5 E- j {$ k9 t
關於diffusion overlap 這點 不懂diffusion為何會部份重疊而短路? 因為畫layout view時 畫棵mos不就先畫好diffusion後再畫poly閘極等，但diffusion已畫好了 那來的第2個diffusion來讓它部份重疊而短路呢? 還是說poly畫上 形成了s及d的diffusion 而poly未超過diffusion的最小長度將使這2區的diffsion短路呢?
! b/ C5 G/ ~1 a! p9 C) C
-------------------------------------
& e- T6 N; }4 O5 q' d1 X! W
名詞定義：
! x( D! _' X' f; g: B$ C0 @, a
i:implantation region
6 n1 A! W* z* @) I
implantation region 這是畫mos有 畫到嗎? 這是什麼東西?implantation好像指摻雜區吧?
4 {$ K b# M& c0 X4 S1 u3 i. y: j) ~
-------------------------------------
' n3 D y: P) n5 {; Q6 x$ b7 o
Emc>=1λ：contact hole 和包覆著洞外面的metal區的最小寬度
4 T# b" x/ w: G$ C
------------------------------------
5 W: Y; p$ D; ]( @/ I1 n. [0 @
上述規則是不是指包覆著洞外面的metal區從contact往外延伸的最小寬度呢?
) ^9 q4 e( w' j
------------------------------------
* V5 u D" h a7 ]; s9 o
Opd=1λ：poly與diffusion對接成接觸的重疊寬度。通常poly與diffusion均作成4λ寬，兩者重疊1λ的寬度，在兩者之間開一個2λ寬、4λ長的
8 x2 ^* N( J, f% y' v
contact hole置於中間，而覆蓋於其上的metal為4λ寬、6λ長的metal。
`9 @% V3 I( W2 t
-----------------------------------
1 V2 V" E; A4 v
上述規則介紹poly、diffusion、contact hole、metal的尺吋，但是業界每間公司都是用Mead&Conway提出λ基礎設計規則嗎?
! n; \/ `* C: W+ C
還有我是使用calibre驗証軟體，我曾開啟drc command file來看 有看過這些規則如wd>=2λ ,sdd>=3λ ,wp>=2λ等等，只是每間公司desing rule要求的線性尺吋λ的大小 應該與Mead&Conway提出λ基礎設計規則不同大小吧?
' ~/ F: F1 |: n! p
---------------------------------
2 H- |1 Z7 r% E% |4 Q& Y
還有我跑drc 出現的錯誤訊息看不懂，但訊息中有出現這些規則如wd>=2λ 等之類的訊息，於是我去開啟drc command file內容想看看裡面的設計規則，而我不會寫command file 所以也看不懂別人寫的內容，但是跑drc時除錯的錯誤訊息的內容 不都是撰寫drc command file時寫好各物質之間的距離、寬度 及不符合規則時要出現的錯誤文字訊息嗎?
7 D* H: {# k( r5 t7 ?
所以我只要看的懂command file就能知drc的所有規則吧?
/ k- W2 I" M0 `2 H/ z, n' Z
簡單的就是問 如何看懂command file? 看的懂的話 那我跑drc、lvs時 的錯誤訊息 我就能清楚了解是那裡的錯誤 ，讓我方便很快的除錯。
6 w8 J! p( S: U8 V4 k, W% n
是有書還是網站有介紹嗎?
/ x$ B F4 x; w l4 y6 H# o+ H
--------------------------------------
9 f. i& t2 ?( W" b# R% a
Eig>=1.5λ ：implantation區需超出閘poly的最小長度。
6 C) H; Y7 G; G, J# _% m& K
--------------------------------------
) f0 H4 x5 T! p
上述規則的 implantation區 我沒看過 ，到底是什麼?
/ {5 i( J8 R8 {# J! q# l8 T- {4 v
2 g0 R6 r6 [% d: g1 [( I
+ |/ n ?0 v1 i" L8 J3 e1 J6 N' u
. L4 p* k) g$ ~
麻煩大大們有空 協助解決小妹的問題 3q ^^
8 h6 k& M6 l2 ~
& S, v/ O$ ~2 l& k
[
本帖最後由 君婷 於 2007-6-11 01:08 PM 編輯
]
作者:
君婷
時間:
2007-6-11 09:18 PM
還有一堆規局雖然寫各材質間的距離、寬度為多少λ? 但是λ只是個參數用以表示物質的線性大小，所以這與畫layout view時有關嗎? 因為畫layout時 不是都必須符合drc command file裡所設定的規則，否則跑drc就不會過了。
. N4 o. Z) q2 F2 g% t7 c
那麼書上的這些規則 在應用的實作上 到底是用在那阿?
$ `5 {* _& m% i8 o' f2 w' r
希望有大大 願意回答小妹我那麼多的問題，因為才7個人看過我的文章 @@ 感恩><
作者:
mt7344
時間:
2007-6-11 11:16 PM
λ -base 這是一個示意的 Design Rule, 也就是差不多的 rule, 相當的不經精確, 但是好備好記!
; r' r; W" `6 f
所以 RULE 就不需要被太多了!!
作者:
finster
時間:
2007-6-12 03:55 AM
我不知道各家公司是如何運用λ參數來撰寫design rule
" B$ h3 v* m0 M
不過,我以前待過的公司是不寫λ參數的,因為,那是學術理論教學用的,它是讓你有一個概念知道各個參數的定義值是以那個作為標準
: G2 h# a& u2 y" M
但,在實際情況裡,我們是直接用design rule來看待layout rule與command file
! } M ]" k2 Q5 v
所以,只要照著design rule上面的定義來畫layout,就不會有問題
1 O6 S: w6 Y' n5 Q0 x3 Z$ ]
而LVS,DRC,ERC等check都是依據design rule來定的,所以,有任何的錯誤訊息出現,都是因為layout上有某些地方違返了design rule
: H0 b( b2 j% M* _4 E" h# A! U5 @
所以,清楚且了解design rule上面的描述,對於在除錯會有很大的幫助
% o# K! u! _% _, ~, r# ? ]
最後,design rule上面會有圖示標出各個rule的值的定義方式,當你遇到錯誤訊息時,首先先判讀錯誤的地方是在那裡,然後翻design rule看看裡面的rule值為何
作者:
君婷
時間:
2007-6-12 06:40 AM
謝謝2位大大的答覆，請問λ -base上定義許多規則分別多少λ 只是為了讓你看懂這名詞所代表那裡不符合design rule的意思嗎?
. u$ e; r) O, L7 E4 n- c
而design rule定義的內容不是都在DRC,LVS,ERC的command file並且在裡面也定義了 若跑這3樣
- L' P% g# z J0 z% ]' i
check時 若有違反design rule 將出現什麼錯誤訊息，我的確主要目的是 想問 怎看定義>< 才方便除錯，請問關於design rule內定義的規則和錯誤訊息 的撰寫 都是固定語法嗎?還是有相關資訊有教你怎看這間公司design rule定義的內容? 像我作DRC check都是直接看layout view上圖示標示那裡違反規則 再從錯誤訊息中看其要求所規定的最小長度或寬度，但我錯誤訊息只看的懂上面寫的數字其它都不懂，而作LVS check時 因為design rule定義更不了解 ，而跑LVS時除錯時 沒像DRC還有在layout view有圖示 直接清楚告訴你就是那裡錯誤要修改 所以 小妹我才請教是否有相關資訊教你怎看design rule定義的內容 ^^
- x7 P, p I2 E& s
同時也謝謝2位的答覆 感恩^^
作者:
finster
時間:
2007-6-12 09:13 PM
我回答一下有關於LVS check
( T: j$ a/ Y# x8 M" ~
LVS check是檢查電路與layout兩者的差異
. e& m0 G) h" h$ [# \
如一: 電路中有一NMOS,W=5.05um,L=0.88um,而你在layout上故意畫個畫了一個NMOS,W=5.04um,L=0.88um,讓W少了0.01um,所以你在作LVS check時,就會出現電路和layout的size不符的錯誤訊息
# ?4 Y4 }# x" h1 [+ u* X% a! a; t
如二:原本電路上有一條線是要接到vdd,但你在layout上卻把它接到gnd,故而在作LVS check時也會出現電路和layout不符的錯誤訊息
A0 z5 J. @3 ?# V4 J! @1 F
因為layout是要畫出電路上的元件與各個接點接法,一旦layout並沒有完全畫出電路該有的接法與元件大小,那在作LVS check時就會出現錯誤訊息
4 Y, Y( {, k! `8 p& n! r1 K
7 i* h# s9 ?+ K0 q' X( A A
所以,在畫layout時,一般的作法都是先畫一個小電路,然後作LVS check,確保小電路的LVS沒問題,然後再繼續畫其他的小電路
1 ^ B9 x! _# B: ]. @
如此一來,在作整個大電路的LVS check時,比較不會出現找不到LVS錯誤的地方在那
4 X& v6 G' C0 k5 D; p
當然.這是經驗談
; Y# b. m$ |1 e o( K
試想一下,你要在50個元件的layout中找出一個LVS error,和如果你要在100個元件中的layout中要找出一個LVS error,那一個比較容易些
3 g5 J x! u+ X8 h7 z
所以,一個很大的電路layout,通常LVS check會切割成好幾個小電路的LVS check,等到每個小電路的LVS都過了之後,再作完整電路的LVS check
作者:
君婷
時間:
2007-6-12 09:57 PM
喔喔^^想請問一下您的業界經驗，因為畫的是vlsi 具有1000個邏輯閘、1000~1萬個元件，如此超大的電路畫layout view一定畫死人><
7 F+ D8 N2 ?% F- y& u% V
是不是習慣上 先建好各基本邏輯閘和電子元件的schematic,symbol,layout view，然後作到DRC,LVS check就好 並存在library，當要開始畫設計工程師交給你的schematic為其建layout view時 才叫出已建好的邏輯閘 來方便畫?
) @. s1 t. w* ^6 u% S8 c& m
而事先建好的電子元件和邏輯閘作到DRC,LVS check就可以了?
. r2 t" W$ w, B! O- w2 I& `, A7 I
我的想法大略只有這樣畫vlsi電路才較快 不然會畫死人 不知畫到民國幾年@@
% M! g1 D; a6 u, j# B! K
還有公司裡的cell library裡應該有先前的layout engineer早先建好的元件才對吧?
V) Z- S4 I$ X
0 g8 F! \0 p1 e/ v8 L
[
本帖最後由 君婷 於 2007-6-12 09:58 PM 編輯
]
作者:
sjhor
時間:
2007-6-12 10:42 PM
現在的 logic circuit 很少用人畫了說!!
, L0 q! U) r# j
現階段 都是用 APR 比較多!!! 而且 foundry 廠都會提供 cell library!
: j0 W& |0 O4 Q' R
當然也有可能提供 MACRO cell 供 design hourse 使用!
# J' U6 y6 M4 A+ B6 q" f
0.35um 以上的製程，才有可能自己建 cell library!!
% V3 f0 W; @" o5 ]4 c
- ]2 x: X4 m. P* ~; S
現在的數位 designer 也很少自建 schematic entry!
5 l% g$ w& O9 F) A, ^' T# I& L
都是用 Verylog-L ........ 等等 tools, simulation, 合成, APR, .........
作者:
君婷
時間:
2007-6-12 11:29 PM
很多公司仍用0.35um以上的製程嗎?因為我學的正好是0.35的，而您介紹的verylog等tools應該是屬semi custom中分類在programmable device這一類 的tools 如FPGA、PLC等這些IC設計軟體且會自動幫你佈局拉線 設計者只要會寫程式就好 是吧^^
作者:
ianme
時間:
2007-6-13 01:20 AM
CIC 現在.35以下歸類為先進製程(真的有先進嘛= =?)，反正差不多，不過數位的很少自己畫吧?都是直接auto placement吧?
0 ]- h1 }% \) `# z
; Q1 \0 v4 j& f) Z( Q, r) ?
λ -base只是比較適用於製程的轉換，規範不同的λ，所以rule之間的關係沒變，只要改變λ就可以。現在還有人在上這個嘛....
! |: d/ f* ?6 c
3 w5 h U) X# u0 m3 ~# x! W
還有類比跟數位那差很多的方式...妳如果要用verylog那就是tool要熟，不需要來看layout....也不用在電路元件上探討...當然是指基本的數位的，如果是特殊的比如memory那令當別論。反正就是verlog寫一寫然後轉一轉，只要跑個看有沒有timing不吻合的問題然後他就自己幫你弄到差不多了，沒人在那邊一條一條畫的。
) {8 ~7 B5 y& H5 k# @7 X
8 H9 V9 z4 Y. a1 U2 f' C
妳是不是搞混了數位跟類比.....這差很多捏...主要探討的項目也不太相同，數位著重在一件事情：right go the right thing!
, J @1 B7 _. J" P
如果是VLSI那要看教學的人，我看大部分都偏數位，少部分偏類比。數位你只要不要弄到meta上面去，隨便弄不要太離譜都不會有什麼大問題，所以才可以使用這種自動佈線的方式。類比的那個可能WL差一些特性天差地遠，才會特別專注在layout跟元件上面的探討。數位的差一點反正我只要0跟1，準位差點那沒差別。我看數位好像都是套裝好的。你要memory就寫一寫他就生出一塊，然後就貼一貼拼個圖上去，然後要什麼就用tool弄一弄，貼一貼兜一兜，大該這樣就差不多了，這樣才能做的很大又很快。慢慢用手拉不僅沒意義(功能又沒比較好 做心酸)而且又浪費時間(時間=產品上市日期=金錢=公司生存率)。
作者:
vlsi5575
時間:
2007-7-13 01:58 PM
標題:
回復 #1 君婷 的帖子
關於你的問題:
7 v) t( r1 b6 ]3 B- a+ n( |* n
Epd>=2λ：閘poly需超過diffusion的最小長度。若不超過話，在diffusion or Implant source/drain時，將使source/drain因為diffusion overlap而短路。
' ^; |3 m# l W; c
' D# i1 l) C3 N' p# z1 T$ E: u! w
其實是多慮了,這只是特殊情況,沒有人會犯這種錯
& t; l2 `. F3 r. } S( H
我們在畫MOS的時候不是會把poly覆蓋在diffusion上嗎?
$ Y9 |, a. Z4 d% Z
其中的兩邊就是source跟drain,
$ b3 z' F! C9 o; H3 S- i% e' y
而poly跟diffusion覆蓋的區域就是gate
5 ]- U( N( m. n. D! H! G! X
這是無庸置疑的嘛~
# ~, u' M- x8 Y+ R* p- d- ~
MOS一般的digital操作我們知道就是在gate上施加電壓以使其導通或截止
# \ e1 [5 o, ]! _8 s. L
書上寫的意思是說poly我們都會使它超過diffusion,
+ j7 ~) c% L# X, |5 ?
而超過多少則有design rule規範
! p1 W% ?& `) A; ]0 c# Y
如果今天poly的某一端沒有超過deffusion,
2 H/ j( y0 B2 d2 D1 U" S! [
也就是說poly並沒有整個把兩塊diffusion區隔開來
* Z7 o1 O+ L) a# _% F
這樣的話就沒有形成source跟drain
( `! @! z, C$ J
也就不算是一顆MOS,
* u, ^8 j A+ a% f' J2 T* j
所以書上才會說兩端短路,是因為根本沒有區隔出source跟drain
! K& j4 g8 I" t
+ V+ p4 J* F' o: ]1 e' t" m
而λ只是一個單位符號,看看就好,
. P7 u) p4 I) c' B2 Q W
他只是為了要讓看書的人大概知道幾λ幾λ,
; Q4 X& x/ V2 i# p
這個rule跟那個rule大概的比值是多少,
. `) W+ {+ Y# P+ N' h. P
所以不用太在意,畢竟每個process的rule都不一樣
. ~3 u' N3 i! v8 X5 S2 n9 A
所以書上為了不想表示成一個定值
: F8 o3 i- ~5 g9 o4 G( J6 {1 s f1 g
就用λ來表示,意思相信也是希望讀者不要認為它是個絕對的值
) P# A2 @" K! m( p B# E, u" y! \
0 O9 o2 @1 c! p i9 Q! o
從您的發問可以看出來您是位剛入門的同事
" U$ v$ a) N+ w9 J
因此建議您書上的看看就好,design rule比較重要!
7 {! V8 X2 l( Q) d
8 Z0 x: a! g. R1 F, X: n+ k+ x
小弟的淺見!
$ N0 y5 k" i) C" q
如果有不對的地方還請指教~
1 g2 u" P! v1 P6 n* ?0 ^
( f, t9 O+ D% p. U
[
本帖最後由 vlsi5575 於 2007-7-13 02:06 PM 編輯
]
作者:
君婷
時間:
2007-10-22 11:38 PM
使用cadence tools學習至今 發生了一個很大的問題 即LVS的除錯訊息根本幾乎不太明白其所表達的意思，無法直接從訊息中直接了解 就是指電路那裡節點有誤。
5 I4 O, p. W5 ?! q. H% {
LVS的除錯訊息有教學網站嗎?因為小妹認為除錯花最多時間的地方乃在於LVS 而DRC本身就會顯示那裡的佈局不符合規局，所以小妹現在為了LVS的除錯能力很頭疼。
9 J2 C+ N: X+ l
對於finster 副版主所提的LVS看法....
' J* b- E0 p/ K7 D
小妹覺得將netlist與layout作 LVS比對時，netlist因為之前跑過pri-sim所以netlist本身一定正確，LVS有錯誤訊息 一定是Layout部份有畫錯。
. ], [- P, D( k, `0 V; V$ p$ q
假設layout的晶體寬度與電路的寬度不同 所出現的錯誤訊息 應該是表示電路寬度與layout不符吧?
% Q3 f# U N. H) Q
而不是表示layout與電路寬度不符吧?
) G( ]8 @$ L+ |8 K. r$ s5 z
不知小妹對LVS的想法是否正確? layout錯了 但除錯訊息卻都是表示netlist與layout不符 讓初學者以為是netlist錯了?
2 @* w D# _4 T1 h7 C( u
麻煩大大們提供LVS除錯經驗及是否有教學資訊 謝謝唷^^
作者:
egg
時間:
2007-10-23 01:01 PM
不知您是使用哪一套軟體去跑LVS
! K2 ^7 ?. N! L! Z1 z% Q
dracula還是calibre
& T9 E+ d! K% v8 e9 w
一般來說circuit轉出來的netlist file很少會有錯的
; k$ ~& R' ~+ l0 ?$ `
您說的layout mos width 跟netlist 的不符
# Q4 b N. t8 P9 U8 w
這不就是代表您所lay的mos有錯嗎?!
; F" {( {1 E' G+ ]: T. J {
怎會想去netlist錯了 = =
8 w1 J* E( n7 i3 N" g
總覺得您把LVS report所要表達的意思給誤解了
M' C: g- P T1 x: v0 g
LVS除錯大多數都是靠經驗累積的
( O* z* n1 H- y1 e3 p' B$ {
而初學者大多靠前輩帶著做學習debug的能力
1 ~4 F5 j9 [+ c9 ^0 U0 u
倒是沒聽過有教學資訊
8 F3 l, B. {+ H4 j2 m
或許改天請版主開個專門把LVS驗證出現的問題
/ Q+ h* K8 u# l: Y
集中在一起的版好了 ^O^
作者:
君婷
時間:
2007-10-23 03:18 PM
抱歉 我所用的是calibre
% ?) D$ |3 |; [$ Q5 U" U# O
對於除錯訊息心裡的確認為不符部份 絕不會指netlist部份有誤，除非是後來schematic被修改過而忘了重轉一次netlist。
- Z) K5 l9 p: O+ R' H. i
假設layout檢查出有17個net s和netlist 有16個nets
; ]& R0 c9 G7 q* D) V
就表示可能layout有某處開路 難到不會有可能是短路嗎?
5 \. p, A3 P( C# u* r, S! D
+ B- t3 {; l: O1 n, ~
假設layout檢查出有16個net s和netlist 有17個nets
( r1 Q8 ]6 {' \ D
表示可能layout有某處短路 難到不會有可能是開路嗎?
# ]8 B& s: W/ s6 X/ v/ G1 |
. G P' g, A7 D. l; T+ n/ |
想請教calibre有沒很直接的指明就是layout處那裡開路或短路以及很清楚的說明就是那個一個點?
謝謝唷><
8 u% O+ [& s& q. D g7 f7 H s
& h" W7 W) h2 B( n: d) O
小妹還想請教一下關於節點node在spice的定義，node指輸入端或輸出端的端點及2接腳以上連接在同一個點都算node吧...
4 I' {- m6 ?* k t
所以若2元件中有2接腳本來是連線在一起(只有一個node)，若開路了 則在開路的2端也各算1個node於是變成2個node嗎? 謝謝
* q% Y: J9 s% w M/ s
, j6 j' k# W% _* ~0 g
[
本帖最後由 君婷 於 2007-10-23 03:40 PM 編輯
]
作者:
egg
時間:
2007-10-23 07:28 PM
假設layout檢查出有16個net s和netlist 有17個nets
2 ?4 o) D" v' V$ \
表示可能layout有某處短路 難到不會有可能是開路嗎?
3 |. t* Q& X5 C" {
Ans: 是的....不可能是open.....如果是open的話
0 {7 D$ V' j- L$ _: f3 X
layout會多出一條net
z6 T# D6 {8 O( Y/ _% X$ ?& n
ㄟ....不知道小妹您有沒有開啟RVE
# a/ `/ X* k. y
一般來說用RVE LVS來debug應該會很容易找到錯
3 y3 X/ Z* P2 R7 [2 O l! _
除了power&ground的short比較難找之外
/ r5 U" T1 b3 y6 X6 X: A
照理說應不難除錯唷 ^^
作者:
sw5722
時間:
2007-10-24 11:17 AM
有些問題必須從半導體製程去解釋,比方說,
4 {5 P+ h! S* F7 ], ?4 l0 i( S
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
: T+ U( t9 p, V v8 W- n3 O
Epd>=2λ ：閘poly需超過diffusion的最小長度。若不超過話，在diffusion or Implant source/drain時，將使source/drain因為
* R; R* w) u( q3 n! c, g! J
diffusion overlap而短路。
1 e2 |: ]6 z l7 A
＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝＝
! x" F% A9 w+ E6 F, X% ^
上述應該指的是ｅｎｄｃａｐ,如果ｌａｙｏｕｔ上的ｐｏｌｙ是突出ｄｉｆｆ的,實際上製程廠做出來的型狀,是會往後縮,並且尾
) u1 c6 d; }7 v ]9 J V2 u! u
端呈圓弧狀,為了避免ｐｏｌｙ縮進ｄｉｆｆ中,而造成ｓ跟ｄ導通,所設定的ｒｕｌｅ．
. T% q# [5 ~0 a- A$ I& X( A
當然有些比較特殊的ｍｏｓ不在此限,比如說可變電容之類．
8 y$ Q3 e: n# S: f
妳把ｐｏｌｙ也就是ｇａｔｅ當成一個控制ｓ跟ｄ的開關,也就不難理解了,妳後面所說的ｄｉｆｆ短路應該是指這個吧.
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
謝謝唷><8 u% O+ [& s& q. D g7 f7 H s