Chip123 科技應用創新平台

標題: 现代的高压ESD [打印本頁]
作者: amanda_2008    時間: 2007-5-30 10:24 PM
標題: 现代的高压ESD
最近要用到现代的高压ESD，有谁可以提供一些参考吗？* Q* M5 f" j# G7 g1 U! G, R8 M
因为现代那边没有提供高压的ESD rule，自己画的时候不太敢随便画，，
  E' q1 a2 p% y7 j$ x9 _希望有经验的前辈能给点建议，大致的rule可以建议一下吗？
作者: cuban487    時間: 2007-5-31 08:22 AM
可以請問一下你所指的高壓ESD 是幾KV阿
6 Z" a2 ?1 H, h8 r2 g6 L; U可以盡量寫清楚嗎...感謝
作者: amanda_2008    時間: 2007-5-31 02:14 PM
標題: .........
我想先問一下阿，平常的工作電壓是20v，那對於ESD的畫法應該也會有差吧？
7 N" A0 L* M; B& x, m我的高壓是指芯片平時工作時的電壓是20v，而ESD的承載電壓，
/ H2 K" K) F& B是HBM2KV，MM200v，7 y, @- W6 j6 ^1 [" P
如果能給我一個答復，我感激涕零，
# W. X3 P( W1 X& k; i( e' j但是不好意思，沒有米米的回報，因爲我的已經是負的了
作者: sjhor    時間: 2007-6-1 08:56 AM
其實用普通的 CMOS ESD protection 就可以唷!!
( j7 k2 [4 ~) K  g- T0 Y9 E$ pPMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!
4 A% i  Q' q3 y7 J再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!
/ {2 S9 a' h3 C: g不過  大部分的人 PMOS/NMOS 的 size >=300Um,  以3KV來設計比較好唷!!
作者: amanda_2008    時間: 2007-6-1 01:57 PM
標題: 感謝
呵呵，謝謝版主同志，
5 g% M0 ^8 ?  |2 [' b不過不同的工藝，我是怕ESD的rule待會不滿足，
# I8 I& `# Y: B2 D比如説D端contact到gate poly的距離大致怎麽來決定，
% C0 ?+ f0 m) O+ h: X5 UD端或者S端到guard ring 的距離我又大致可以設為多少呢？9 x& p$ J+ @" ^0 h6 i7 d
雙層guard ring之間的pitch又是多少，然後guard ring的diff的寬度要多少呢？; b$ F, V9 B7 H
版主同志，麻煩你再告訴我一下哦
作者: teaman    時間: 2007-6-7 06:29 PM
標題: 回復 #5 amanda_2008 的帖子
請您先告知大家，您要下的fab是哪家，什麼製程(process)，這樣才好回答您。' g! f% E3 _, f! }7 D
每家的參數數值都不太一樣。- W2 V8 y0 w6 t5 r6 P# B' o
, n* G  C2 h2 i2 r; _8 r
如果您手邊有該家fab的design rule manual, 裡頭應該會有ESD design rule。
作者: m851055    時間: 2007-8-1 09:18 PM
一般代工廠都有ESD rules，只要照話就好了，或是請帶工廠提供也可以。
* X) u. K; n5 \9 n. W* e- P6 O) R# r7 U
source contact 照rules話就可以了，drain contact 一般約為source contact 3-5倍不等。: F$ |0 V: M. V# _8 Y
1 h6 J; D8 u! r6 s  J+ ^
pick up 與guard ring之diffusion約為4um，pitch 一般10-20 um 不等，以上為一般之經驗，詳細需參考foundary之 design ! e0 N. A! h1 i6 t
guide。
作者: amanda_2008    時間: 2007-8-22 09:52 PM
標題: 谢谢
谢谢大家的热心答复  _+ p( @3 l, {+ x: T# }( g
嗬嗬，我在题目里有标说是现代的哦，
0 E' M" r) r% i其实有时候代工厂可能没有你现在要用工艺的esd rule,
3 E+ O# v* Y/ [& k+ ]! X3 g0 d所以这个时候就只能凭经验来画了
作者: dolphin75    時間: 2007-12-11 07:54 PM
多謝！
& u7 w6 Q$ C. [! x$ B! U謝謝版主了，又了解了新知識了呢！
" y) C* W1 W# G" D% ?8 y扫扫盲，呵呵。
作者: semico_ljj    時間: 2008-10-23 09:35 AM
原帖由 sjhor 於 2007-6-1 08:56 AM 發表
( o- z% Q. a5 k8 h其實用普通的 CMOS ESD protection 就可以唷!!
9 S* z( p+ j+ X3 P& P1 ~/ l8 sPMOS/NMOS 的 diode 就可以了! 10V/per 1um width 應該就可以約列算出你所需要的 size!!# l4 E  ]' i8 ~$ D
再加上 VDD/GND 的 ESD Clamp circuit 應該就可以了!!: f4 `- n; x3 c; g, x7 a9 z" Y1 A3 h
不過  大部分的人 PM ...

: m" |# V1 u  t4 N0 a9 e* r( t
6 m/ W  ]8 T9 Z9 E, l"10V/per 1um width "有疑义,因为比如W=300um,L=0.5um与L＝0.35um应该有很大差别吧！
作者: ritafung    時間: 2008-10-23 12:23 PM
如果是高壓的FDMOS,難度更高!因為這種device天生不利ESD.
作者: lethalkiss1    時間: 2009-8-5 07:50 PM
原帖由 sjhor 於 2007-6-1 08:56 AM 發表
- U# B  |8 Z% g7 h/ U+ l9 t9 @10V/per 1um width
0 N# Z8 N: M( b7 ?4 b  @0 d( N( f& `- R

; r- U/ I+ w" U这个值是怎么来的呢？
作者: ONLYFLYSKY    時間: 2011-7-19 12:30 PM
L為最小的通道長度，一般而言，通道長度愈小，靜電放電防護電晶體的耐受度愈小。增大通道長度可使靜電放電耐受度提高。但是必須同時增大防護電晶體的寬度。如此一來便會使佈局面積增大而使成本增加。
作者: tuza2000    時間: 2012-7-12 12:16 PM
学习学习！！！！！！！



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2