Chip123 科技應用創新平台

標題: Verilog電路編碼的問題 [打印本頁]
作者: i543421    時間: 2009-1-7 06:59 PM
標題: Verilog電路編碼的問題
各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。
' n2 w- [/ t1 s' y. V& i, P% M# E  r4 D( V& v( c. {7 Z
1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
3 H# @- ]8 x- J3 I1 Q/ L
/ J* V9 o3 Y5 C2)A 16-bit Ladner-Fischer adder.
作者: masonchung    時間: 2009-1-7 08:29 PM
應該先知道這兩種電路的實際架構 才能用 verilog coding 出來: g/ q& w7 K+ r6 X& x

9 x9 y/ @1 ^6 H" `1 Q* D' \) N[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]
作者: johndoedie    時間: 2009-2-3 10:45 AM
標題: 建議先去圖書館找書
先了解實際電路才有辦法實現% G3 p* v+ ^1 p7 S: h$ l

! |' g: `" D( d( p推薦以下兩本
  O+ I' T! F% i8 K5 K3 I/ x- n, C1 S( _1 m9 f( }
Computer Arithmetic: Algorithms and Hardware Designs
  w% J- W! a2 |" b- `+ O7 }3 o by Behtooz Parhami
! b4 w* ^( T+ K. s: J
$ L  k7 {& W7 t7 _% c: {5 E% ]. X2 `, @5 qSynthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
/ n' ^$ W' u! J. l$ h by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2