Chip123 科技應用創新平台
標題:
請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?
[打印本頁]
作者:
bancroft
時間:
2008-9-24 11:41 PM
標題:
請問op的一個輸入端接地為0電位，另一個輸入端電壓卻不是0，主要是什麼原因造成?
最近設計一個op，增益可以到89dB，
+ A' l# R( I. j3 y1 O
phase-margin差不多70度，
; A/ @" E$ _8 g$ ]. C6 m6 @
不過-3dB頻率還不到1KHz，
1 L- o% T1 K8 v1 Q" h7 I/ O
接著我就去模擬此電路其它特性，
& W: ?+ _8 ]* T
當我把op的正端輸入接地，接地端電壓設為0
) I! w- `! w L ?3 c
然後去看此模擬結果，負端的輸入端理論上應為0
, r' i0 [' ~0 q
不過似乎大約是0.6v，
1 X/ u5 V9 g8 O% q" c, m# k
會造成op兩個輸入端無法有相同電位的主要原因是什麼?
6 T: @% d- e) ]8 C
應該朝哪個方向去改這個op比較好?
3 S$ z1 C* G! X1 ^2 P `: }& ^# |
h2 {1 O8 _% U' i1 N; N0 s/ S
麻煩各位了，謝謝。
作者:
ukyo
時間:
2008-9-25 09:42 AM
因為MOS沒有工作在正常區域，
& w' X) l( R6 C" ^/ u
所謂接地的意思，並不是真正接到地
8 I* h! G* u9 c. J; N
而是接到你的共模準位
) \4 }1 A) E$ m. N6 [* a. H
（例如VDD/2）
作者:
ukyo
時間:
2008-9-25 09:43 AM
另外，OP的虛短路特性是建立在「負迴授」上
# T' r9 a4 Y6 ~8 _3 x" D9 O+ f
如果你沒有接負迴授，當然也不會拉在一起囉
作者:
yalon
時間:
2008-9-25 10:02 AM
換言之...
7 {8 `" q# p: s+ G4 S: y# O" o
如果你的 OP 輸入端為 Vth = 0.x V 的 nmos ,
! Q1 [5 m6 F5 ^/ X, g. T- p
你給他 正單端為接 gnd.
3 ?7 b& M$ y i2 ?8 K
這輸入端 操作在 -off-
# a7 m& K y6 ?+ @7 L* ]" ^
那你的 op 當然不在正常工作範圍囉.
, D% J$ [" ]* `
/ E$ T8 r) X2 N- ] S& E" T) F
你再看看.... 給個 ac ground 的電壓去 sim 看看.
: h! w! A, q) f& i. ]
0 {5 z$ K2 @7 Z
加油 !!
作者:
semico_ljj
時間:
2008-10-29 09:14 PM
可能零点不是共模输入范围吧！输入是NMOS管吗？PMOS的话输入范围包括0（gnd）
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
