Chip123 科技應用創新平台
標題:
關於利用Hspice量測opamp的相關規格問題?
[打印本頁]
作者:
bancroft
時間:
2008-8-3 07:44 PM
標題:
關於利用Hspice量測opamp的相關規格問題?
最近正在嘗試設計一個op，所以對很多問題仍在學習，
9 a$ E$ L) Z8 c
希望各位不吝指教，以下是小弟目前遇到的問題
f& q. f) C% W x
( k: ]9 I1 N4 y, m4 m! r L) N# }; ]8 a; h
（1）要如何利用Hspice量測一個op最大的輸入和輸出擺幅，指令應該如何下？
$ `* |; f" u: p! }1 q
9 e# b) W& D" i( ]/ G, m
（2）對於一個摺疊疊接的opamp，其輸入的差動部份，可以用NMOS或PMOS來構成，哪一種會比較好?
, }& |2 P$ S. O! ^. m
如果使用兩組NMOS和PMOS的差動對來做輸入端部份，是否就稱作rail-to-rail的op，輸入擺幅應該就會比較大吧?
( t0 n) @9 _4 X. {
{& h1 O& m Q" t% S% H4 Z
（3）關於量測op時，好像都會考量phase-margin多少的問題，應該就是
( \6 y1 ?4 e0 `" b
量測時增益為0dB時對到的Phase再加180，不過為何要再加180?
2 }" }6 \- _/ g/ q9 P" ?7 v
而所得的phase-margin的值又代表著什麼含義?
# d8 ~- W- l, I* b% u$ M2 s3 x8 M
# V% F% V0 x( z9 F
（4）設計op時，好像會在輸出部份加一個補償電容，這又是因為什麼?
. ^5 g; U( T" [+ e3 ^3 y# |. E; _& @
; T' O3 z* W Y" X* K: u# p
小弟初入門op，正在學習中，所以問的太基礎，還請各位前輩多多包含，
' c" p/ _/ j+ x, H: s. r
麻煩了，謝謝。
作者:
averyer
時間:
2008-8-4 09:00 AM
hi~
" N1 @% K& k2 K- G2 @0 y5 k0 K
% s2 x+ K' Y' V1 n/ ~
我以前一開始也會有這些疑問~
$ n" b, ^0 }8 [- y) d- f! H
8 N6 Z6 s9 }8 J _) {" u( A
不過學長介紹我一本書cmos analog circuit design(allen)
8 n3 y& c* N1 l h1 d2 f7 a
e8 u B- |% d4 c
裡面有很詳細的介紹如何設計一顆opamp~
, b# n; c+ m6 k1 \8 o; u. p, L
% d8 R: p3 G- y
包括你提到要觀察的的這些規格,都有詳細介紹~
$ v1 K8 s {+ V
; e( `2 o$ g. m% y7 W
加油~
作者:
bancroft
時間:
2008-8-5 01:28 AM
恩~~我了解了~~
+ P) N2 h/ w4 J( l W! b
我會去看的~希望能夠解決我的疑問
# l! M7 n/ z# N
謝謝!!
作者:
ianme
時間:
2009-8-5 07:28 AM
你問的這些問題是書上很久以前就有的喔，所以看書會比較快。
" k+ K" M( X, T
6 N- |% j6 q1 N7 h {
1才是spice使用上的問題，而234的話書上有。
' j" N# Z# D4 h, X, o. G
1 h; f5 o4 R7 s0 q8 @) Y9 w
2的話大致上是這個意思，不過詳細做法不只這樣。
, q% c$ L+ B- U4 U; ?( ~4 [
3 g9 P/ M: Y4 P' W& H6 v0 ?4 A
3跟4是同樣問題，關於迴授以及巴克豪森準則，看書吧...這個aelln裡面我不確定有沒有談到。smith中有迴授，巴克豪森準則查一下，通常都用-180吧?
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2