Chip123 科技應用創新平台

標題: 關於ESD input and output pin 保護電路設計 [打印本頁]
作者: 0918429587    時間: 2008-7-15 05:15 PM
標題: 關於ESD input and output pin 保護電路設計
這邊有人會保護電路設計嗎 ?1 n, k4 ]) w. n5 N) `+ H9 O$ n; N
我想問在input  pin  以及 output pin 用的保護電路有些不同 8 C5 V( w2 g7 K5 k. T- {
'
( X/ ~2 E4 y' y, V# M那我在設計上在input  pin 設計時有哪些要注意- ^& T6 |( P7 `- v( Y% k
output pin 設計時有哪些要注意
0 D: T. t! e) T5 u: x4 N2 i這2個pin 有沒有甚麼規定有些電路input  pin 並不適用於 output pin
( m7 s% @0 [4 J) @+ G: o5 w那設計上需考慮甚麼呢?
作者: daidai    時間: 2008-7-18 09:13 AM
Usually, for CMOS process, PAD of input pin connects to gates of MOS only and PAD of output pin connects to drains of MOS only. The gate an drain of MOS has different breakdown voltage (BV) value. So , in some cases, different ESD protection design are needed for different pin types.
作者: ritafung    時間: 2008-7-19 12:22 AM
For input pins, you may put PDIO + NDIO + small resistor to protect the gate oxide
, N% c& x6 A  U+ u1 fFor output pins, you may directly use GDPMOS and GGNMOS or use the output switch (if large enough) to forward the current to power / ground for +ve and -ve ESD pulse respectively
- o, {, I* G- W/ s8 k+ Y( u# e
  Y; G  g) T  k& P" uany other suggestion?
作者: linger809    時間: 2008-7-20 12:56 AM
我覺得如果是類比電路這邊的I/O應該沒有太大的區別，基本上輸入輸出I/O是一樣的，如果走電流的I/O我們自行把metal加寬就好了（如果綫寬不够），甚至有時為了减少I/O上的電源域（避免esd保護網絡的電源過于太亂），都可以把信號i/o用在電源i/o上（但是你要確定你的esd－bus綫路的電阻足够小，tsmc要求clamp到每個i/o小于3歐姆）；如果是數字i/o就不一樣了，輸入輸出就有區別，有不同的triple－state電路控制信號進出，還有時序控制，poc，buffer的不同，這些都是要考慮的。
5 e2 i" v% Z7 z# C/ v) Z! @* A# l+ G+ C1 C' }" T4 g
請指教！謝謝
作者: cthsu1    時間: 2008-9-8 11:07 PM
類比電路的 IO 通常要注意，
9 F& w* z5 q4 |. l+ Z6 X; x由於不能加電阻，
" C. g- [2 ^8 i, c+ o所以對於 Output 來說，! y: k; E* ~# ~+ P8 O
當輸出級的 Width不夠大，就會被打死，
* g+ i$ |6 G  U$ e5 k4 F# h4 w一般適用 Diodes + RC-Control PowerClamp 來解決
作者: scy8080    時間: 2008-12-4 06:02 PM
原帖由 cthsu1 於 2008-9-8 11:07 PM 發表
' P& W$ z5 V3 n6 G* b類比電路的 IO 通常要注意，' l) A7 ]! |' H, x
由於不能加電阻，( b4 L7 M3 R* n" f7 p
所以對於 Output 來說，" G! X0 t1 R9 N; M* I
當輸出級的 Width不夠大，就會被打死，# Q' j% @0 v* c+ F0 M. k
一般適用 Diodes + RC-Control PowerClamp 來解決

2 D, c0 b0 @+ }; Q3 h/ b- `' V
( G8 u) T9 V) M. l4 `/ V如果模拟电路的输出级采用ESD规则layout，IO上采用GGNMOS和GDPMOS保护，是不是就不需要Diodes + RC-Control PowerClamp 结构电路保护？
作者: semico_ljj    時間: 2008-12-4 08:45 PM
標題: 回復 6# 的帖子
基本正确！
作者: zsybook    時間: 2008-12-7 09:00 PM
补充一点，INPUT的IO需要加上CDM的doide，而在OUTPUT的IO上并不需要。
作者: semico_ljj    時間: 2008-12-8 09:51 AM
標題: 回復 8# 的帖子
请教“INPUT的IO需要加上CDM的doide”，是因为gate oxide 更容易被击穿？
作者: scy8080    時間: 2008-12-12 05:55 PM
原帖由 zsybook 於 2008-12-7 09:00 PM 發表 4 M9 H( O1 V9 R3 j- U4 q
补充一点，INPUT的IO需要加上CDM的doide，而在OUTPUT的IO上并不需要。

' a. ~0 F0 L3 ?4 ~5 j: r7 e( v7 u. G+ p4 I8 Z5 U' r. E
请教INPUT的IO需要加上CDM的doide是什么，怎么加？
作者: ritafung    時間: 2008-12-16 04:43 PM
只需要在gate和body之間連上一個diode即可: M) z% ^- V' }) K2 y
因為cdm是從substrate透過gate oxide流到 input pad (假設此pad接地)
% J% B7 _1 o( X* b: V7 v若加上cdm diode,它能提供一條捷徑從substrate流到input pad
作者: scy8080    時間: 2009-2-4 11:02 AM
明白，谢谢
% N. M/ Q' |( v2 B7 W; q还要注意由于引入cdm而产生的latchup问题。
作者: cthsu1    時間: 2009-3-11 04:54 AM
標題: 回復 6# 的帖子
Input 可以  Output 不行  原因可以自己先想一想
作者: shmiyi    時間: 2009-5-25 09:21 PM
小弟在此說出淺見9 [$ \2 o2 z6 F4 v4 b
關於ESD input and output pin 保護電路設計0 ~5 g6 d' f; g2 t
input and output pin 最大不同處是input可以加限流電阻(電阻要加多少還是要下模擬)
* u; {- s$ a2 S9 I1 i1 b# q3 {output則不太能加限流電阻,原因是會影響輸出電流6 u. V: a9 D1 Q; Y' R5 c. c
所以輸出級的元件都會依照符合ESD規定
0 e% S6 Q  ^, B' y0 E因此輸入和輸出ESD會有一點點不太同
作者: taofeng    時間: 2009-7-16 07:07 PM
That's correct ! Normally the input pin is gate, so add current limiting resistor won't change the story. For the output pin, it is different!
作者: werx    時間: 2009-7-26 10:13 PM
標題: 小弟才疏
類比電路的話# E# e2 {! V$ r& S3 v. J2 X
INPUT通常大家都用N-diode and P-diode
0 K1 @/ W, k# Q如果gate前有個限流電阻就更棒了
7 M) F5 H* B7 O& l  l8 ^: |, \( Z原因是diode寄生電容小又好作又簡單3 a0 t7 Z& Y) Z* ]
OUTPUT端的話通常是用output buffer的n p mos摟
: r2 [2 {; L; P; E不過最好在加個power clamp) K) S/ {+ ~1 v2 X- r, b+ x
power clamp通常都用RC gate trigger NMOS% e- T4 y7 r. j4 b9 [7 q& D' v
有power clamp的話IO to IO test比較容易過  
7 X% R6 K4 T, i不過我講的都是最簡單的電路' O$ N8 o6 B7 Z6 a( {  @
HV, mixed-voltage, RF CKT.就不太能這樣搞了
" \1 e' n7 _3 t* l4 l, ]
0 _1 K3 V/ m% I小弟才疏
作者: milo_li    時間: 2009-9-1 01:34 PM
真是太長見識了。謝謝各位大大的分享！！！！！！！！
作者: tacopippen    時間: 2010-1-20 06:50 PM
又上了一課！感謝各位大大分享經驗
作者: semico_ljj    時間: 2010-1-29 02:16 PM
回復 13# cthsu1
+ g2 ]; ^: {" p6 _# o9 l/ \4 n. w$ W
不是很了解，请详述之，谢谢
作者: ihcnqkm    時間: 2010-2-9 09:05 AM
so many talented guys. I learnt a lot. Thank you very much !!
作者: wes777    時間: 2010-5-10 02:38 PM
Per my experience ,Diodes + RC-Control , inverter and PowerClamp is better for out pad
7 K' Y6 P, L) {( {2 y4 w% {Generally speaking ,the root cause of ESD failed is from below.
! U/ x; i6 a- J8 F<i>clamp NMOS's ability.
" o2 N5 V* K9 ~/ r1 N0 m$ Y<ii>clamp NMOS's turn-on rate.
5 ]: [, X3 e- j# d, |<iii>Not follow design rule.......................
: O0 \1 {. R# V! p' D0 PAs we know ,RC-control is to keep clamp NMOS off when IC is on normal operation.(us)0 Z5 }1 B8 j4 S* V% i
When sufferred ESD pulse(ns),GGNMOS be turned on by coupling .
  V, [/ ]+ A. ~7 yIf adding inverter between RC and clamp NMOS,it will speed up clamp NMOS turned on.5 e" I" J) F/ U' C1 E  u* c% G6 j$ r
Just for reference !!!
作者: averyer    時間: 2010-5-27 10:56 AM
謝謝大大的分享~更加了解esd的重要性
作者: despair    時間: 2011-11-2 10:18 AM
如果在輸出端加CDM，那輸出端的ESD MOS等於白做
8 q: t6 ]/ w5 c
' q( b' {7 Q% }一般CDM diode size相較ESD MOS size來說小的多
: ?* s1 V  e# o8 M+ q) w9 ~如果同時加上CDM diode，肯定會先死在CDM diode上。
作者: vincentron    時間: 2011-12-6 08:42 AM
谢谢诸位的分享，
作者: chrish2012    時間: 2012-1-2 09:45 AM
回復 20# ihcnqkm 3 H% m9 F$ z" _, ~9 @4 ?
9 ]3 r: l" @2 i: }+ r6 m9 U
" l+ o2 [+ G+ ?) h# _1 f
    很有用啊 ~谢谢各位的提点
作者: tuza2000    時間: 2012-7-12 12:19 PM
学习学习！！！！！！
作者: sxb841018    時間: 2012-10-20 03:02 PM
学习了，谢谢大家啊~~~~~~~~~~~~~~
作者: szona44250    時間: 2021-8-25 09:57 AM
感謝大大的分享，受益無窮$ e9 M' c) X, E  G) @
+ z, {* v3 T# b5 {0 m
謝謝



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2