Chip123 科技應用創新平台
標題:
急 ~CPLD I/O 準位
[打印本頁]
作者:
story
時間:
2008-6-2 02:59 PM
標題:
急 ~CPLD I/O 準位
8 V8 u v7 K. H8 j; ]; c3 h
請問各位前輩 如何簡單形容LVTTL 3.3 與 LVCMOS 3.3 有甚麼不同?
: h2 U5 y6 ?" h* n% V
我用的是LATTICE的CPLD,從資料看起來I/O 的準位LVTTL 與LVCOMS 3.3 是一樣的,那位甚麼還要區分?
作者:
rogeryang
時間:
2008-6-6 10:35 AM
就是電壓多少以下判斷為Low,多少以上判斷為High的位準不同.
作者:
gto10620
時間:
2008-6-8 08:52 PM
我知道供電的電壓不一樣~ 這是據我所知道的!!
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2