Chip123 科技應用創新平台
標題:
請問使用power ring會有出現此error呢?
[打印本頁]
作者:
wombatwu
時間:
2008-5-29 02:14 PM
標題:
請問使用power ring會有出現此error呢?
我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
- D: I- P( H- B( H) \
請問有前輩知道原因嗎?
5 Z8 U6 Q6 a6 M+ I
9 V Z1 L& U6 \1 N) S. U! k
錯誤訊息如下，
8 j( y0 N# I9 k2 V+ }1 ^
check SOFTCHK SUBSTRATE UPPERALL.-2Errors
' P0 `& y v6 Y1 a! }, ]
+ n/ `9 G7 l. r- f& M {
這兩個錯誤都是針對power ring。
作者:
crystal_blue
時間:
2008-5-29 02:24 PM
你好:
i( _* L; x4 X c( R+ F- r0 _
一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
5 P$ v& X- O' w. E9 H
都是因為下列的原因所產生的:
+ E1 J F0 j" B: E3 D& E- ]# Q
* z1 h4 U4 ] X2 w" h- ^4 q
1.POWER PIN 沒打上
% i* n c/ w" Q& G, S, |3 q
2.POWER PIN打錯 (如 VDD OR GND 打相反)
$ D0 e$ W7 e+ ?+ S
3.不同的電位沒用LAYER做區別(如
SUB2 )
2 r$ Q7 G, G4 k2 A
" M" h. s2 W* T1 I
以上是我曾遇過的問題，提供給你參考。
作者:
wombatwu
時間:
2008-5-29 02:56 PM
不好意思，我忘了補充還有出現Extraction Report的error，
2 N s4 z! d I& F) s, L) a
8 m5 S$ E5 o3 y/ \: \' y2 A
WARNING:
8 S- H% x6 ~* r. n
Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
1 `# H+ M$ w* F; g
Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
+ M; ]# R: t2 |, T4 ?0 o& k
3 e1 U2 D# }8 }4 K
crtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??
作者:
arthur03226
時間:
2008-5-30 02:58 AM
檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
8 z8 B @' f3 u$ [5 z
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
SUB2 )