Chip123 科技應用創新平台

標題: 請教有關調folding_cascode 放大器的訣竅 [打印本頁]
作者: st80069    時間: 2008-5-17 01:46 AM
標題: 請教有關調folding_cascode 放大器的訣竅
! d& ?+ f9 Q' B, u+ V$ s4 V0 e
上面是在下正在做的差動放大器，正遇到瓶頸中...冏
0 A9 F1 o* P. e' Q% q2 q$ m在下初入門，設計跟理論之間有極大的差距.....1 r* s5 c- x: x# q6 ~$ m8 T
在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，& D8 Q" P: r& R* m  z5 F
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，5 J; V8 i/ `+ g' ?
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
3 i- G+ r$ N9 U, ~
, Q, Q( z& L8 m  m, I0 Z: ^增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
" a- [; e. t/ P& s但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，$ H6 n2 y' r3 [- D6 z
在下使用的是65nm的製程，所以VDD是1.2V，( G1 t9 |% x2 z. p: [
而我VCM的值則是固定在0.6V，
' h4 b) p) B# M; y) i看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
% G; Q) L4 q& C* p
1 V- |: Y  _3 ^" o& G所以有幾個問題跟訣竅想請教各位大大，
, r$ O% r$ h' [1.VCM的值真的需要固定在VDD的一半嗎??
) I: S4 K. l8 Y  [( }, G+ ?: l
) {% M, f, m9 t" k1 v& e' f4 ~. o2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
8 D4 J- ^) z+ b9 y$ T8 W) B- U+ K. v: m: F7 E
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
$ K6 _8 ]: B% M' n" r$ P$ Q! Y" U: Q0 @* O
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
. r2 D0 g# q: a% K5 Z# D希望各位有經驗的大大不吝指教(跪拜)~~
作者: st80069    時間: 2008-5-18 01:53 PM
PO上小弟的hspice好了
* T5 ^6 V" w9 u7 X4 U5 {8 I) w$ i* U***********folding*************8 d( V+ k. ?* a+ |9 C3 x, K" G
.prot
3 `' q: P; Y& Q& |( g6 \$ {.lib 'xxxxx.lib' TT
' |7 u8 L2 N; f; t. z: j.unprot
, ?% ~1 s" Y4 M: u& B.globle VDD' y0 R; A' q* o  ^
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
- r( d5 g- J: ~2 M. ]***********description****************3 Z! j( _. B' P" G
*****************. a) W" k/ U4 G. V% `! r
VDD vdd gnd! 1.2V
  D  d4 A2 T' t0 _! V/ z" W( A) X9 z% W9 i* `7 R8 G  ~% f. a
VB1 vb1 gnd! 0.74v
, ^/ s" W6 O$ y  Z4 C$ PVB2 vb2 gnd! 0.4v
  L. \1 `$ ~9 k3 n8 U  kVB3 vb3 gnd! 0.38v
& ~! l0 D8 _, j4 b
* X4 ^0 O& Y! f$ n# z9 w3 B! r, fVCM vcm gnd! dc 0.6v
4 O3 o. k) |9 ^VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
/ {- E. X$ e' J: }, I*VC vc gnd! DC 0V$ F& _3 o3 M7 F
EIN+ in+ vcm vd gnd! 0.59 B. ^, H5 n" Y+ V
EIN- in- vcm vd gnd! -0.5
( D  l9 V6 b  k: H2 w( H- W*****************8 O. M1 ]9 G, }( S, ~: q/ ]/ f
, K9 Q8 A+ T/ w, s3 K. m4 E2 _
M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
# Z2 M: `7 |% d2 W* Q% pM2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
! Z! A. M- B- wM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
) f) m8 i1 B1 O, WM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4; m& f7 M% V! f- [
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
  C0 G" }1 B: L7 t2 s  N7 `7 [M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn30 n  Q7 _4 f2 `% Y4 {5 {) N1 z
M7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3( q3 a) J% i* I9 t: n% R
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn27 Q3 @: ?+ u  O% X. P0 L. H
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2+ Z2 L* m8 y" L% Q

1 J  F1 N% o: p! p9 i  ]***********analysis*************! Y& A; Y6 l0 W5 d
************output**************9 ]* I9 q$ x" F- @
.op
/ y4 Z: p' J1 l$ j8 ?* Q, B.option post" x- O  j2 J; K) v5 d0 J
.tf v(nout) vd
) _- ~' i, C" M' G.end/ Z1 K% P6 I; f) ~# F5 y

% M3 Z/ B, |' `. X5 p      v(nout)/vd                               = -115.0583 . S. e; e3 f4 h
      input resistance at             vd       =  1.000e+20
. U" D. E. t" x6 \! \$ \& L: j2 @. j- _      output resistance at v(nout)             =    1.0725x# o: I, ~( x/ f0 |; @) o
增益只有115.... 要怎麼才能升到1k以上勒??3 C7 J, X" _7 F7 Y

6 }( F: Y& Y2 y" a[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]
作者: vince    時間: 2008-5-19 11:28 PM
one stage op with gain 40dB
0 E. k7 Z/ A( @4 _. S- G差不多極限了
作者: st80069    時間: 2008-5-20 12:08 AM
原來如此...原來是到極限了...3 \" G- a5 n3 Q9 ?2 c, }
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，( s, T. s# B5 V, m9 s# e& Z" `
結果反而調不出我要的值，! P- Z5 X% d2 Y1 }
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
# T, u' l( U+ i* O + I+ |9 q( F" w9 `
2 s9 b1 A/ Z3 O3 y
多虧有vince大大的肯定，小弟才敢放手去做" P# `7 q$ y4 W+ c
0 H+ F3 \9 u9 }; [$ H: Z
不過，現在卻又遇到個難題，
+ @$ _* V1 E% X& B" n) Q電壓值該怎麼調，或者W/L該怎麼分配，
! j% B/ Q5 |8 b  n# {  V才能讓Mdrive的部份便成SATURATION??
  w- e% B3 L0 T& N調了整整一個下午，linear就是linear，說不變就是不變....
4 X: ^" E5 C4 {# M& tM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~
作者: mbission    時間: 2008-5-20 09:49 AM
MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
  h' N  p8 |  p* l3 p8 A看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉6 P3 l5 b: K% K& x& N4 g
你可以調看看
作者: vince    時間: 2008-5-20 11:21 AM
能不能說明一下regulator的load是什麼?
$ k7 L& s+ g5 m6 y* l- L, i# ^因為看起來是IC內部的power5 D. L8 k2 a% S4 t) _& w
需要多少電流?
6 a3 M" N' b1 R& i5 `3 M5 e3 Uregulator 的load regulation spec是多少?
: Z6 {, ?) P+ q第一級OP bias電流多少?0 D/ N+ z0 d2 b3 l
這樣比較好提供意見　
作者: hiyato    時間: 2008-5-20 08:35 PM
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
) q6 O5 v8 ~0 T; I( P+ C附上他的paper讓大家研究看看。  @$ ]/ \% t: U, J5 ^( T1 G
作者: kevin    時間: 2008-5-20 10:05 PM
thank you for sharing this material
作者: st80069    時間: 2008-5-21 12:46 AM
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
$ K2 @. S: ]9 `) t謝謝hiyato大大提供的PAPER......
1 d" f" I, l5 O$ L  b& d" L) }+ V1 k回vince大大，& M4 r$ ^; H# f' ]/ N/ `3 V. }
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
. `4 U, y4 W, g剩下的...恩，也不太清楚，似乎是自己設計....# g' O2 d- z- I. R
所以...就想說先以增益為目標....
& r0 s: P0 S4 }7 O5 R& H
5 B+ D7 z0 ?# t& C[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]
作者: mdtjason    時間: 2008-5-21 09:46 AM
有資料可以參考嗎?! D( l8 x  s, h: J4 |
感謝大大們的分享~~~~~~~~~~~~~~`
作者: 賴永諭    時間: 2008-5-21 09:50 AM
output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!+ R5 x( u. C) u. n/ z
當然會犧牲headroom
作者: finster    時間: 2008-5-21 02:03 PM
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
# B9 v" v# y$ B$ |9 I: }) O而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
: [. S" R) E- ?  t) u/ L) Y% r" O不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住
作者: vince    時間: 2008-5-22 12:14 AM
1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain4 i  p2 j7 ^7 Z4 a# q1 j
   原因是kbgriver所說的  
0 S8 S( f7 n4 ]* N, g/ j2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
* i1 k8 f+ `: K% }9 q: \- m# n$ l   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
7 O* k7 S7 D( j   做了也是白做
; v8 K, I2 z+ u4 T3. gain大有他的好處  可是over design只是增加自己的困擾
  N  X* u1 H1 B( S5 E: u   所以你應該是要去算一下你到底需要多少gain
) t2 v! u" V8 ~  o4. 如果你是學生  而這個不是你論文的主要部分
( h! m4 [: C; t# r6 [) n# \   那我會建議你用更簡單的架構
, N( U6 v9 Q' L& ]! w! d   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation+ t! V, o5 S6 O7 a
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
$ h' v8 N. T( d8 r" B5. 你的VCM就是你的Vref 不是1/2 vdd0 h2 e( l0 M. N& z: D
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了  j$ y; U. L( I
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
$ M+ o, O( n* E& t: {8. 今天話有點多  不好意思
作者: squallscer    時間: 2008-5-22 09:03 AM
XDD
1 P4 m1 Q- ~0 P不會拉，vince大大見解非常的寶貴唷！$ c+ l4 K# n. D) K) p' E
更謝謝finster大為我提供的建議，
+ _8 a- Y7 N$ G- B! u- J看到各位大大為我解答，讓我求助無門的情況下感動非常了
4 |1 Q. Z+ ~5 E0 q6 N7 W' f恩，我現在就試試各位大大的方法，跟建議，$ _0 Z' l# V8 @* m+ y, I) i
我試完後的結果再跟各位大大報告！
$ J# M) W, f9 |7 h5 h: u, G' |3 a6 y謝謝大大們的不吝指教....! u  a% v9 V7 I4 U1 D
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)
% H9 L( [+ m. H2 H. |/ y  @. I" K
; l! j0 u( ~' W2 t4 c- f恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...3 f0 L1 Q3 [. m) k
而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....% q5 M: C! H3 P# A' H
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
/ e  l+ T3 S# [1 f2 W6 j小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~- c+ i7 `  d+ l! B2 b
+ ]' J1 o; o$ w" [4 m& N8 T9 Q8 }
[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]
作者: st80069    時間: 2008-5-22 09:46 AM
咦?
) K3 x/ z, L1 y/ \4 }話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
0 y+ }2 D( J" i% g9 E& l(昏頭)
2 N; e# K9 c0 q* W6 [1 q2 W抱歉抱歉....  Q& q6 z6 l6 J: u) I, D/ R0 g
finster大大說的....是指沒有MD和MC時的設計嗎??5 g' i6 ?6 v4 `+ Z4 @1 i! m2 G
恩...那應該是我的寬長比設計的問題了...
9 ^, k. \) l5 q: a我重新再重推做一次...# c+ v+ o' V# A* H

* {' @4 E. H% `: D+ n$ i[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]
作者: jerryyao    時間: 2008-5-22 01:24 PM
原帖由 hiyato 於 2008-5-20 08:35 PM 發表 ! X$ x) f0 V- e" P" }0 ~: g
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
( I. k9 D; ~0 d& \  M; ~7 y附上他的paper讓大家研究看看。
; K# C4 u* I) X* E**** 本內容被作者隱藏 *****

8 U7 z; U- @. P8 Dregulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
& j! K& A# @, Z% E/ ?0 j 要錢以後再說。
7 D- ?& d, p. v  `) W# r0 U' s
7 k5 `  D: a  K  g) A5 V1 F- o[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]
作者: finster    時間: 2008-5-22 06:49 PM
原帖由 st80069 於 2008-5-22 09:46 AM 發表
3 X) [1 P0 e0 C* N4 X9 }; F+ r  {咦?
# k4 r) t" s1 R2 R" ^話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
* s+ y4 U* A7 r  @0 L4 X( r" R(昏頭)
2 \0 _: Z6 O2 G! V# E0 G" |1 x" Z抱歉抱歉....
( x* N( w7 O  T' A2 Tfinster大大說的....是指沒有MD和MC時的設計嗎??
# A$ N9 h4 D9 G) x' ~3 F9 u恩...那應該是我的寬長比設計的問題了...
+ l2 x3 \: [, f  |( T我重新再重推做一次...
3 o7 z4 p- o) G  j+ @7 W% d

% |- \. ?2 [* q5 {9 u2 s) f* V, G: f$ c

6 T! C3 D5 \) ?) o# e不了解你指的MD和MC的縮寫意思
4 z6 W6 a$ }) A0 t  Z我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance; V4 U2 s4 C3 g3 W9 x
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
' N# N  x9 y" Z# n) l/ N+ h自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的
作者: st80069    時間: 2008-5-22 10:50 PM
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....# d. x5 |3 u' A
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
# p2 O" S" D0 E) _7 j, p很謝謝kgbriver的寶貴意見~~~2 P' E- i- \" B- @) ^# u8 u% Q5 _
看finster大大的解說，) h3 a: H3 S/ ?% F- x+ ?# x7 U
發現OP的學問，還真是多....
( z  Y$ n6 ?" ~* c( W1 O5 z唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~! G( |/ A  ~7 Y0 i# I# c
' J5 y# r( f( y6 \, M8 `
從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
, `3 D8 F& p* V* ]  S1 K
9 S5 w! @/ W: z恩.....原來如此...
$ g) y5 p- {/ k  O# m2 s今天發現了一個問題.....小弟的功率真是省到了一個極點..... w' S$ ?8 m' S
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
/ v. m7 P+ m% }% _" A- r也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~! t# d3 B6 l& ]& _  C& m
結果失敗....
& ]! ?! b( ?8 D& {! i  Z真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
9 @+ D/ N" q) ], O: G* {. |3 m大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)
作者: finster    時間: 2008-5-27 10:32 PM
原帖由 st80069 於 2008-5-22 10:50 PM 發表 - z3 E( @# K. [! `
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....9 _1 ^7 Q& d  c0 P4 A( ^) d+ ]  _
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。" U0 l* j* v4 `% |
很謝謝kgbriver的寶貴意見~~~$ ?/ u5 X* _1 ^' I+ m4 M
看finster大大的解說，$ [  h3 I: k( f4 z
發現OP的學問，還真是多....
. R8 X, M4 b) t% e" T$ B唉...小 ...
6 b8 I( c) J6 g3 Y) Q1 \
4 ]0 F9 \: \; F& Y
/ m% \* H2 c  R
我想,你有點誤會我的意思了
3 C6 s5 Z# \3 \0 K8 i; J" E2 I在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
: R- J# p( n- F& ]而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op
作者: st80069    時間: 2008-5-30 10:34 AM
原帖由 finster 於 2008-5-21 02:03 PM 發表 4 ^! w$ h+ M+ `( m# R
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
: g1 M5 y6 ]6 P* Y/ p- g/ ]& L而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

. }- y$ b7 p7 ^7 ^) x: `, U0 k0 [; t8 w
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
- R6 f  h; u# B4 d9 n哀....然後面積就變得超大超大....
作者: sachiel    時間: 2008-6-1 12:35 AM
regulater是類比電路的一大挑戰
! X6 @; \4 d# U0 \# m) X" u感謝大大分享的這篇PAPER
% D. m6 h- }3 F對剛入門的我真是非常有幫助
作者: aksi    時間: 2008-6-1 02:10 PM
希望能一睹此篇文章的设计 让自己OP的设计能更上一层楼 感谢
作者: jjtomes    時間: 2008-6-2 10:22 AM
調OP有很多的技巧在裡面~" n2 E1 b& ?" F, ^$ U
. s7 K# J: i: w+ L
透過大家的討論真的很有激盪的感覺~很棒!!
作者: ele9229    時間: 2008-6-3 05:33 PM
標題: 回復 7# 的帖子
先了解自已需要的spec是什麼再了調電路會比較好
% w8 f  _% D% o
4 i$ J/ G, o3 X如果你要增加暫態響應的話建議後頭再加上3 H: L- u; t  r8 l; |3 g4 S
3 q' m9 G8 h: m7 B3 x
電流回授緩衝放大器
作者: hitxiaojun    時間: 2008-6-3 07:04 PM
標題: 回復 7# 的帖子
看到各位讨论,小的学到不少,真是太感谢了!以你们为榜样,努力学习啊!
作者: st80069    時間: 2008-6-3 09:50 PM
好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容..., O1 g0 n: x5 i3 s& ]+ o3 [
努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
! j' H1 d+ H0 N8 `而專題本身是沒規定60dB啦，之所以會認為60dB，是因為下面這張圖。' T) X% y4 n1 P) m* C: p" d* T

% `& m$ _/ C( q) `) V% y穩壓器的設計得到CVDDH的穩壓值....( I! n  x' b, k) ]0 a3 L
而小弟看過有關穩壓器的PAPER，如果Mdrive的電流增益為gmp的話，1 \7 K, B; n4 V$ f2 o: t3 D5 P
則需要A*gmp >>1，所以私心認為A需要60dB，+ i7 |1 O  s$ x5 `8 q/ I' q
8 z* b" S* L0 I
是我想錯了嗎??; }: w! D: ?& z. m7 b! C
謝謝各位大大不吝指教.....( |4 Y, p& O$ h
(已經調到好想哭的地步了....唉唉唉)4 j+ f' S& N  t/ [
(如果真的需要60dB，那我明天趕快改成兩個head好了)
作者: finster    時間: 2008-6-3 11:58 PM
原帖由 st80069 於 2008-6-3 09:50 PM 發表 , U" @% g: {- m( g
好煩啊...已經第4個禮拜了，但還是調不出來，有大大建議上面加head，不過...很怕改了之後，會影響內容...
* ^, P. M! f) ]4 Y8 H努力調了很久，目前進展是增益，446，約53dB.....始終達不到60dB...
1 ~1 J8 P" ~! B3 j. f而專題本身是沒規定60dB啦，之所以會認 ...

% x! l* M+ s& c# q& P# G7 A9 g2 L1 H6 q  R

9 h0 u8 t  ]3 v0 V8 H# R你的Vref是設在幾伏呢??& z* ?  A) E( w5 T
我記得你的VDD是1.2V,採用P-type input folded cascode OP2 O' H- `% [& U; {6 J
如果你的Vref電壓設太高,建議你改採N-type input folded cascode OP,不然,先天上gain值是調不上去的
4 s( ?# i6 u+ R) p2 X' o( p不過,53dB,真的是太低了,folded cascode OP要作到60dB是很簡單的一件事
作者: st80069    時間: 2008-6-4 02:52 AM
被最後一句嚇到了...folded cascode OP要作到60dB是很簡單的一件事...(慚愧)
8 |  A/ j7 T1 {: W! {& }之前曾經弄過0.18製程的，N-type input，VDD=1.8V，High Swing的電流境接法，不出兩天就調出來，上達70dB，面積也小，有足夠PM和SR...不過，卻是亂調出來的。
6 g, y5 n# y8 P8 j  a現在改成更小的製程，N-type input，VDD=1.2V，且有vth小的優勢，但上頭只有一對電流境，寫公式估大概，花上4個禮拜卻只有失敗心得...(心情超沮喪的，超悶)
% L1 ]0 H' \0 H; A' T7 ]3 C" y7 Z- }3 H' F, J* s" n. J6 x! \
Vref是0.6v。
+ y) c- x7 c; u# `2 B8 t如板大命中，P-TYPE是最佳的設計。
. r: _* b) L- Y4 r8 e* y( D
  i: s0 z! E0 P6 R還有，謝謝版大的PM，
$ ~# r7 v- O( g: i- n+ L/ z% d, q版大的PM內容真的有讓我開竅很多東西，又讓我有信心起來，
  L- o, w; p( x. o. K/ m對照之前版大的回覆，指的是再疊一級電流鏡採wide range做法(應該就是類比說的High swing一樣吧??)，3 a1 o7 b% q- W( T, D
明早就趕緊來做做看，好想趕快去實驗室試試這樣的做法~~期待~~9 x% f( B4 @. w" ~

% B+ U, e. F9 ?- G******************為何會調不出的心得：******************************
0 b% \4 e  T) Z4 D  N公式：gm2*( (ro5)   ||   (gm7*ro7*(ro2||ro9) )  )* [& n! P' F% F$ c! n
因為電流鏡那端只有一級，
7 E% D# W+ K5 Q7 s7 `6 \! N也就是往上看的ROUT只有一個ro5，- T7 G  i4 m( p+ z# Z# H4 K/ H- O; @
為了避免ro5過小所以一個方法是放大L另一個就是縮小電流I，# G5 {$ o9 R6 T: ~/ M; J2 Z
而，L5已取7um(太大了吧)電流還必須維持2uA以下的情況ro=2M，9 u- ~/ _# w6 d  E
! H1 |  G# @4 l- Q% K( g; b
往下看是gm7* ro7*(ro2||ro9)，卻也因為電流過小，$ q6 B3 Q* j3 C8 E
gm7*ro7照公式看來會隨著電流下降而上升，) M) E9 j, o! S% }& J
但，上升不大...試著放大寬長，沒有明顯的變化。5 Z- ~9 }8 b7 F- Z1 d
0 a- H; [2 p' J9 v; F0 J* g7 \
且，ro2||ro9也因為輸入端跟最后的匯流端的電流很大(一開始我定70uA左右)，: x$ m/ @+ `0 X% g
導致ro2跟ro9變小，雖然gm2有1.2m，但並聯後增益只有400多...
) Y* ]# m% i& T5 l& _(此時的寬長已經為了拉拔到400多大的不太像65nm製程會做的事了....)
# {# Q! }% E) l: C+ I- E既然gm2無法放大了，不如放大輸出阻抗ro2跟ro9，也就是降低輸入及匯流端的電流...
* P& \- R  B% P1 A- F  p# [. W# R當然gm7*ro7值不變，ro2||ro9也如期上升，卻gm2的下降大於ro2||ro9的上升，
8 `4 o3 J3 a6 b( w! h增益當然就愈來愈小。0 x0 Y& h0 B# W) `7 e
*******************************************************************************9 z( t$ F. I( A0 \* U* V# c3 l
$ u: U1 D. Y6 U0 `* [: w/ h
[ 本帖最後由 st80069 於 2008-6-4 02:56 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 11:06 AM
為什麼會調不出來的主要原因在於7 m1 ]8 A9 c: P, S# ^/ ^

3 L0 w9 f2 u6 S, mfolded cascode OP少疊一級啦, p( r# c. z, l; r7 Y9 T9 \+ x7 |

! l/ A3 k1 X/ L( Y( N( L請看附圖
+ l; @- I+ o; \6 Q沒有疊的話 往上看的電阻為ro而已 所以總體大概還是ro的數量級 gain大概就是gm*ro左右8 j7 @8 r0 r' F
這樣跟一級op的gain是差不多的
) H  Y7 S+ g5 `+ d再修改一下試看看吧 應該很容易調到60db以上
4 {$ e9 x' M- W& t5 g  [! L4 d) _6 f) l
[ 本帖最後由 monkeybad 於 2008-6-4 11:09 AM 編輯 ]
作者: monkeybad    時間: 2008-6-4 01:47 PM
抱歉 沒仔細看之前finster vince的回覆 已經有提過要增加PMOS疊接方法
$ t, I0 o8 a3 h# |* p所以只是再重新建議# K- B9 h2 b/ M8 ]; ~
另外補充一下 假如是設計regulator的話, high gain是有必要的 . O6 s/ [* ?! s: c+ C% ~
因為PSRR是跟op的gain有關的
作者: shaq    時間: 2008-6-4 01:56 PM
請問樓主，您所說的 PSRR = - 60dB   是在哪個頻段呢？  j" i- ^1 w" M
* L2 ^; y0 d% c
-60dB@ 10KHz, or -60dB@-100KHz ?
作者: st80069    時間: 2008-6-4 10:29 PM
謝謝，很感謝monkeybad大補充，目前已經開始動手做這樣的設計了。, ~* Z  l, G8 ]( K' q
咦?shaq大的問題是??
* X" L/ K3 I; z$ D: }- F7 O' D" f- h. s如果樓主指的是我的話...小弟好像沒提到PSRR的問題XD...雖然之後還是得考慮...
' R5 B4 @' n( U/ N# w$ r) g& }+ @1 k8 M
怎麼每個大大建議後面都會補個「容易」兩字...這....這......真是太神了.....
作者: princeton_uv    時間: 2008-6-5 12:07 AM
引用:/ T$ J0 z$ }5 ~
原帖由 finster 於 2008-5-21 02:03 PM 發表 : f( r7 G$ @! _2 U
5 `$ i8 }, c/ a8 L4 ^如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
8 U/ Y' ^( j* Y$ }  d9 j- i- W: {" h; \8 _5 s而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ... # U. K+ x  H- @8 ?

1 {; [6 h5 `; D7 p# i! s( E% d5 T5 L% P) y$ ]( X6 Z: ?
受益了
作者: yhchang    時間: 2008-6-5 06:50 AM
一般來說  一開始就調 folded cascode 好像不是那麼容易調出來
. Y- U! ]& y) y7 o: h- W  v9 P比較好的建議是  先去看看  P.E.Allen 的書  第六章 第七章  怎麼調 two-stage op
* i: ^2 A) D! O, \再回過頭來檢視  自己的 folded cascode該怎麼調
作者: st80069    時間: 2008-6-7 12:27 PM
psrr2 \& x0 M" K2 a$ y

2 n# S4 t$ ~" p; ]icmr
) g7 H1 d. M; c. g% p
' P3 K3 L8 E8 k7 Q8 R( }4 g1 ?
増益是1.135k  約60db8 X" [  C- m* S% u0 K/ }/ G: ]
. [5 m' T4 S" J9 A6 p) s' c
不過，PSRR好小，6 l( c1 q& N" _- K
且ICMR也不大，
. C. c, z, v9 r0 b6 Q$ R4 {& O這樣夠run LDO
% ~/ D) B: e  U. D- A- B8 W  t或者運算放大器嗎??
' p& B) j3 P! ^) W; u) H! _4 c1 {. Y+ G  Q1 S: B7 y
請問，又該如何才能使那兩個往上升哩??; U/ z* @2 h# J6 Z7 _% K
感激大大們不吝指教，謝謝！真的非常謝謝~~
; _# L; c& F1 w' N% P0 I; w, w# \( ~0 }* Z' S0 U
[ 本帖最後由 st80069 於 2008-6-7 12:29 PM 編輯 ]
作者: I1121MISSHONEY    時間: 2008-7-10 03:54 AM
標題: 回復 7# 的帖子
多謝你的分享$ m$ Y, t- W7 K' ~. j. ?& I
小弟最近也在為條寬長筆上遇到困難
; A; F* k3 W+ D1 k; }2 ]$ t實在感謝你的分享使得我們有更多的收穫
作者: limit    時間: 2008-7-11 07:21 PM
標題: 回復 7# 的帖子
現在也正在學習cascode OP，
4 n8 W0 K% P7 {+ Q/ y  C面臨gain很大但是頻寬大不起來的窘境；( a) Q' @. Z5 n5 i# y% j
真是多謝7#大大的資料，' |3 p, b9 P5 C4 {5 Z( g1 \2 j) J
還有以上強者的討論，
% ~7 Q  l0 Z3 \4 x; o真是獲益良多阿
作者: c28488    時間: 2008-7-15 09:04 AM
對學設計的人..5 v" i! Z7 i$ b) q2 L; p! Q
這是個好東西!!
作者: hoodlum    時間: 2008-7-15 09:46 AM
OP 是類比電路中很重要的元件,6 V/ G0 d, d$ W$ D% h
感謝大大分享資料,讓我們可以了解設計的技巧
作者: lht1021    時間: 2008-7-15 11:19 AM
看大家的讨论，颇有受益！谢谢大家！
作者: terriours    時間: 2008-7-21 03:03 PM
標題: 回復 7# 的帖子
你说的这个是什么啊 ？
& C" a3 q& M0 V) O7 X* P# c: \ analog 真的好难啊，希望有经验的大大能多多传授经验
作者: seebay    時間: 2008-7-21 04:16 PM
感謝這麼多前輩分享經驗，小弟之後也會用到，這邊剛好先複習一下這些觀念
作者: pwon    時間: 2008-7-22 08:54 AM
讓我學習到另一個設計的計巧，OP算是analog最常用的元件，謝謝大家。
作者: presto009    時間: 2008-7-22 04:58 PM
標題: 謝謝分享
感謝大大分享經驗，自己也想在這學到東西
作者: hillljason    時間: 2008-7-23 08:45 PM
目前也是在學習中...
, \& r# H; b0 P我也想要了解一下...
' O3 M4 n: ?1 g! L( [& t9 U. lICMR如何才能大一點呀??
作者: e70302    時間: 2008-7-30 10:38 AM
想看附件                       ! J8 `. h& ^. ^2 w  \% s& y
謝謝你的分享
作者: summer1982    時間: 2008-8-3 03:31 PM
谢谢各位大大指教.* ]/ A/ Q9 O* l7 q: O8 `% s
受益匪浅啊...最近小弟也在搞op amp..真的弄的死的心都有了...超级郁闷!
作者: peterwu5    時間: 2008-8-3 07:42 PM
新人報道，受教了，多謝分享資料，小弟也在學習中，也有同樣的困惑！
作者: 沈爺    時間: 2008-8-14 12:39 PM
標題: 大家都好強啊
大家都好強啊
6 W6 [2 A6 _4 i$ u$ }8 ?以後可以看大家的po文- ^! ^1 r2 K$ M/ M5 ~# s9 X; k
學學東西
作者: mingyu0124    時間: 2008-10-7 11:36 AM
想看附件        
5 Y0 Y$ U6 q1 Z3 e4 ~1 Z, u5 a" k/ X8 P謝謝你的分享
# z  `' I  S- L
作者: YuanII    時間: 2008-10-11 07:52 PM
小弟也剛做fold cascode OP1 M& A( ?8 L$ o) V; d% F0 j
我絕得你先決定你要的電流
  M( A. j& {' A7 T% P在估計你要的ICMR - F9 z3 ]- X2 I% [" m' R( `
在下手去算SIZE$ \1 g. l6 B; l2 m8 k
Razavi第九張有提到, d+ [) a3 }) r' _- o
妳可以去看看
作者: yalon    時間: 2008-10-12 12:00 AM
樓上 vince 大大 有提到
* z# n9 x! ^% b; X6 }* E! _  _* [& R" Y8 r* ?$ u: f
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
. J6 V8 x, r: p/ N$ `" K$ M' N* V: F" C) D% x7 C) L) }   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region4 m9 F6 a% Y5 i: Q+ t! y
5 W# m2 c' }! A0 B  K: T   做了也是白做- Q% T* y7 A# `. _
+ Z: R9 w2 t6 s8 C' z$ }% y
這意思也就是說....rail to rail 的 op 是因應以上的問題所蛋生的嗎 ???9 |7 X  E9 O9 t5 ]: G2 V' \* Y9 g
給版主 意見 使用 rail to rail op 去建構 LDO regulator 是不是可以解決所有問題.
$ V1 G" Z! {6 V  h0 {5 X* y這樣建議合事嗎./ b5 T- y/ p; q6 `( _& m

$ R  u; o1 j. u; d6 D% G4 ?4 E共勉
作者: skiptoo    時間: 2008-10-12 01:04 PM
大家讨论的好火热阿 ，进来学习学习 ，
作者: mayluli1981    時間: 2008-10-25 12:25 AM
標題: 3Q
感恩分享. u7 a( G7 ^3 ?1 M$ W$ l' g" g" J+ }
matlab 跑比較快 simulink 組應該比較理想
作者: semico_ljj    時間: 2008-10-26 10:35 PM
標題: 回復 17# 的帖子
如果输出电阻固定，那么Ibias越大，Gm越大！这样的坏处是功耗增大！
作者: semico_ljj    時間: 2008-10-26 10:50 PM
65nm的看来真是难做，180nm的70dB都是不难的！有65nm的模型吗，自己做着玩！哈哈
作者: jim711    時間: 2008-10-27 08:16 PM
正想研究regulator  philip的paper下載來看看  謝謝
作者: Zuman    時間: 2008-10-28 08:05 PM
看完讨论，感觉fisher大大太强了！！- `( w1 g5 N! d( m; E3 s5 {5 O
对了，对于输出用PMOS有这么多好处啊？但是不知道为什么？希望能有人解答，谢谢：" F4 N" f1 K' A' F6 A
）
作者: luyan923    時間: 2008-10-28 08:20 PM
很遗憾，觉得这么激烈的讨论我却看不到电路图，看来还是积分不够了啊
作者: j_ytao    時間: 2008-10-28 10:36 PM
我今天也在调一个flod-cascode，0.5u的工艺，工作电压为2V，都快崩溃了。
作者: james7232    時間: 2008-12-10 01:46 PM
感謝各位的討論~~~讓我獲益不少~~謝謝
作者: shaun0815    時間: 2008-12-11 11:18 AM
小弟最近也卡在folding_cascode的問題
1 }- A8 I1 q+ }: ], |! }3 N對於這問資料 我想我會用的到的 . S9 W: q4 s: T$ H# T( Q
感謝分享∼
作者: deg326    時間: 2008-12-11 02:55 PM
很熱烈的討論，看來小弟也要觀看觀看一下。
8 t" y, ~' s9 \2 p; A順便可以載個附件來研讀，真是很好^^
作者: ericlee0825    時間: 2008-12-17 03:46 PM
標題: 回復 16# 的帖子
類比IC設計真的是要不斷累積經驗呀~- G# b) f- Q! _9 L, e
多看paper 多看書 一定有幫助的!
作者: cloud_zj    時間: 2008-12-17 11:11 PM
在Martin和Baker的书里面提到过选择输入对和共源共栅管子电流的比例问题，电流比例可以影响运放的带宽。还想比较好的选择的比例是2：1
作者: skydream    時間: 2008-12-18 01:36 AM
感謝以上各位大師的意見
* M" N" m# L- t9 }" Q' y讓我收獲良多!
作者: mixsignal    時間: 2008-12-20 12:40 PM
怎么看不到你的图呢，难道需要回复才能看么？& ], K# b3 q+ t
！！！！！！
作者: semico_ljj    時間: 2008-12-21 01:07 PM
偏置设好了，增益也就差不多了！
作者: anita66    時間: 2008-12-24 11:03 AM
這問題也困擾我很久了,非常感謝各位大大的無私分享與教學, 3Q~
作者: chh_atyh    時間: 2008-12-24 04:04 PM
標題: 回復 7# 的帖子
folded的調整真的是常常傷透腦筋,
" o5 Q1 K/ G& i5 b7 t謝謝大家提供的資訊,
# v4 L9 p0 K5 x趕快下來試試!
作者: Sgw    時間: 2008-12-26 12:04 AM
有文件可以下載!!感謝大大分享!!目前對這方面也有在研究。
作者: xp212125o    時間: 2008-12-26 12:47 AM
對於剛入門的我% _" q9 m& _! c9 z( H; L+ ~+ z. C: o
這些資料都是非常珍貴的7 Z& q; W, K1 c5 b! Q/ Y
感謝各位的問題
作者: semico_ljj    時間: 2008-12-26 08:44 AM
標題: 回復 29# 的帖子
0。35∼0。5工艺 80 dB没有问题，不是很难调！
作者: iyahsue    時間: 2008-12-27 05:45 PM
very good i think it is better for me & q) _0 A  a  _$ @# W! v4 o  |
thank you very much
作者: caesarxl    時間: 2008-12-27 06:18 PM
这种技术讨论真是让人受益匪浅，我最近在学习模拟电路的基础知识，谢谢大家这么开放的讲出自己的想法和建议
作者: caesarxl    時間: 2008-12-27 06:24 PM
对了，为什么看不见楼主的图片呢？是因为我在大陆么？？: n+ E$ P+ K$ N& |5 G# k
。。。。。。。。。。。。。。。。。。。。。。。。。。。。
作者: wtc    時間: 2008-12-29 01:11 AM
剛好也在學習相關的電路, h* W( Z3 ^, J" `
大家的意見讓我受益良多
4 M- V4 {9 q+ Q9 ]& o& G$ i非常感謝各位大大的無私分享
作者: wenlin102003    時間: 2008-12-29 10:02 PM
希望能一睹此篇文章的设计,受益了" n1 D2 B: t0 v- U% [" x
,這是個好東西!!,tks
作者: sensing    時間: 2008-12-29 10:24 PM
小弟最近剛出ㄧ版folded cascode OP的shuttle, 個人覺得如果要調到高增益的話, & i5 ~! K5 }- A7 K- W! a
應該連同BIAS CIRCUIT一起下去考量, 才會比較接近實際情形, bias 條件如果不佳,
$ V, \1 ]9 v# {2 ^( @: q影響的不只是增益而且output swing也同樣會有影響, 最好在output stage上在加
( Z0 {" w! `, ~$ L. I0 _ㄧ級BUFFER 比較有幫助.
: k; A: ?  c2 n4 N
3 V8 |! D/ M' i- M: W1 h另外, 當input pair size 加大時有時候模擬上會見到 input pair的MOS變成CUTOFF8 O+ r: \, u( g- q9 D
這時可以將substrate改接至SOURCE端減少BODY EFFECT.
. q2 E! T; L/ G1 P: E* U* b' N; L' ]
  D& i5 R% Y1 e3 Z# R: P6 _調整上彈性較大, 以上小弟淺見,請不吝指教
作者: herokobe    時間: 2008-12-31 07:30 PM
標題: 回復 7# 的帖子
最近剛好有在設計cascode電路，從這裡面的回復學到了不少。
作者: langzizhengfan    時間: 2008-12-31 08:05 PM
It is a good subject!獲益匪浅!!!!
作者: lee1207    時間: 2009-1-3 09:26 PM
身為雜魚的我~只好多看多學點~
作者: layoutarthur824    時間: 2009-1-18 07:07 AM
標題: 回復 7# 的帖子
來看看大大提供的資料是什麼
+ f3 j1 |$ w# v9 X* F希望學習相關提高OP增益的知識
作者: HanGu    時間: 2009-1-18 02:08 PM
我感覺你的mos device length太小了，會限制住你的ro。1 stage的folded cascode 60db 很easy的。+ m6 a# B: x+ u
我一般的都會確定電流，然後再根據input/output range確定好 vdsat,最後size就出來了。然後看各個spec，調整一下。
作者: sp065441    時間: 2009-1-18 05:28 PM
謝謝分享此篇paper0 K* c3 I! s3 }9 ?# v4 B
趕緊下載來閱讀
& J; o' ]" Z. e7 O8 u感謝無私的分享
作者: jesseyu    時間: 2009-1-20 06:08 PM
標題: kank
I'd like to see what the paper talks about the folded-cascode
作者: hubertchen    時間: 2009-1-22 11:49 AM
標題: 回復 81# 的帖子
多看別人的珍貴資料來增廣自己的見識,為了以後發展或許有幫助....
作者: sean_huang    時間: 2009-1-22 01:26 PM
請問folding_cascode 一般會用的多嗎?  什麼情況下用。我大部份就用到two stage 而已。
作者: 賴永諭    時間: 2009-1-22 08:29 PM
thank you for sharing this material
作者: ericlee0825    時間: 2009-1-23 07:28 PM
標題: 回復 12# 的帖子
OP的設計真的要多看 多做~+ L6 W2 v, |0 H6 I% N
久了就有感覺了~, S  Y& u5 S0 r% N: W4 |
建議多看類比IC設計的書 像是Razavi、Martin、Allen的
作者: gmcycle7    時間: 2009-1-24 05:32 PM
小弟的專題也是做fold cascode OPA，看到以上的討論，感覺收穫蠻多的，5 I1 [/ F: ]7 P! B0 b
原來設計一個單級OPA沒有想像中容易
作者: lccko    時間: 2009-2-3 12:15 AM
標題: 回復 7# 的帖子
thank you for sharing this material
作者: jevil    時間: 2009-2-4 01:24 PM
学习了，为什么我看不到图哩，晕呀，大家的讨论很有意思哦。
作者: frankiejiang    時間: 2009-3-5 01:11 AM
原帖由 st80069 於 2008-5-21 12:46 AM 發表 $ h% w% R# Y  J% _: n
謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
8 O+ T' |3 x9 G% @謝謝hiyato大大提供的PAPER......1 Z' v; ?6 T: T
回vince大大，( B- b7 v! D' V1 S& |  ~( c
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
1 K0 h/ c* |; j  V, `+ V剩下的...恩 ...

' o" O9 h) i) O: [调W/L并不可以改变VTH，不过VTH跟L的值是相关的！
作者: pcanin2002    時間: 2009-3-5 02:55 AM
感謝大大低分享唷
# F/ R9 L5 k. [8 K; m4 G來器下載囉
# @9 W1 d6 s+ }/ d# J8 Y  B想必那份PAPER裡面有許多經驗的東西& W* s9 H, W8 {: o
等著我們去了解
作者: hsn99    時間: 2009-3-11 07:49 PM
thank everyone!!!4 o; t7 _+ @  q

4 x# F5 M+ Z! T7 I6 E! p....................
作者: fbi    時間: 2009-3-17 08:23 PM
標題: 回復 7# 的帖子
感謝分享論文2 o, a. T7 @/ w8 ]5 m' |4 |
多看一些教科書或paper幫助很大
7 q) W2 C/ }( M  @# J尤其是類比IC設計~~~
作者: doc    時間: 2009-3-17 11:44 PM
Mok在PMU也算學術數一數二的...5 q( L: e1 [& m! W
他的paper應該是很有幫助的...
作者: sanlm    時間: 2009-3-19 06:39 PM
我也卡住了  好討厭喔
) c4 b# H6 H9 Y: c  N2 n' I. @不知道能不能做出來
# d0 f% H' p9 L7 S我要FULLY的
作者: minijasmine    時間: 2009-5-7 04:37 PM
大家讨论的真棒！8 e( O0 K% J* _$ q$ D# L
我的一个经验是：如果OP的DC gain在不同的corner下变化较大,多半是在low gain时有管子进入triode area，这时需要调整bias电路。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2