Chip123 科技應用創新平台

標題: 請問大家有沒有看過ㄧ個設計OP的程式 [打印本頁]
作者: ccmake23    時間: 2008-5-6 10:10 AM
標題: 請問大家有沒有看過ㄧ個設計OP的程式
請問各位大大5 I+ v8 [6 u+ I% E" K2 [0 K. U
因為小弟聽說有一種軟體或程式$ u0 j" B3 N; E& c
可以把想要的OP spec 輸入1 ~& e8 B' Z. w# m/ z- [
就可以得到各個MOS的sizing
5 r- B$ p2 H6 {  K& o- l& a/ Z不知道是不是真的有這種軟體呢??
作者: hiyato    時間: 2008-5-7 08:58 PM
有，我有聽過，那套軟體叫：NeoCircuit
+ j9 y% q# U7 D: {我有去CIC聽過一次，大概有概念而已，這套是配合cadence軟體去tune MOS的size
6 T# T  ^2 m' x3 R6 M, l聽那位講師說，這套軟體雖有這個功能，但不一定很好用，2 ^0 L% C& _' g6 K  _
而且每次tune的時間需要很久，而且tune出來的size不一定是你想要的size
! l: e0 i1 i, s: ]所以，建議小電路可使用。
作者: masonchung    時間: 2008-5-7 10:02 PM
看來只要有軟體,夠強的工作站" |% Q( g6 C' ?6 e
就沒有不能被取代的工作
作者: monkeybad    時間: 2008-5-9 04:45 PM
就算真的有 也不一定需要吧 一般類比IC工程師都是靠對電路的理解手動來調整OP MOS的size吧
作者: jerryyao    時間: 2008-5-9 05:50 PM
標題: 回復 2# 的帖子
這個問題一直是EDA轉體廠商的夢想，就我所知目前還沒一個堪用的EDA軟體可以用來自動合成類比電路，我想原因是設計類比不像數位電路那麼容易找到規則性。
7 i) j9 \% v, r# c; m2 c3 T( I# E我有聽過NeoCircuit，但就是就是沒有聽過哪一家IC設計公司在用，也沒有聽過真正的成功案例，建議不要對它報太大的期望。
作者: sereniva    時間: 2009-8-27 10:20 PM
這樣的軟體未免也太可怕了
' a. k) j  H+ F6 }  Q: i1 y這樣類比電路設計工程師的價值就降低了嘛!!
作者: ychchip    時間: 2009-8-28 02:01 PM
Sometimes it is useful to a beginner in IC design.
0 r8 J) d. C2 I9 v: c7 ?, Q' ~; manyway, the architecture of circuit is limited by the library.1 a$ R8 l1 f1 k% u3 v3 ?
And, the optimization seem to required dependon applications.
作者: rice019    時間: 2009-8-29 12:32 PM
標題: NeoCircuit
我去研討會也是聽說過NeoCircuit5 O1 j9 j! j$ c- K$ w: y
但是這實際上使用還是有點困難
5 o" O% t* Z/ k7 W因為他只有幾種op的type可以使用
2 N6 f8 A' e2 K但是類比設計時常要配合使用上做修正) I% ?7 v' A3 M
很難一顆OP打通關 多多少少需要自己的design# n7 Q2 c! F/ R% T8 F
不過這個軟體不錯的地方
1 J6 Z* P& ]! R* |' A8 B4 `2 Z' o是把size最佳化得到最好performance
) V& k5 q: h3 ^! p但是最佳化的size對layout人員來說9 X2 o/ q( a2 S* [2 z# h
有時候是很難lay的size/ o2 y, C; d" E0 f4 V% ^; O& d$ s* H
只要layout好畫稍為犧牲performance也是無所謂6 }5 n4 F  l+ f$ o2 C5 F
實際真正聽說有使用NeoCircuit的設計公司
8 G1 ?0 A8 i& U+ {1 X) }5 C0 K& x還蠻少聽到的
作者: kokokiki    時間: 2009-8-29 06:12 PM
這一個題目,真是很好,但實際上是相當的困難,EDA都想要進入這一塊,但現有產品皆不成# Q# A, f6 X  Q5 B
熟,我以前在作project的時候,都使用matlab針對較大的analog block設計過許多的合成script,4 I# q1 j  T- U0 r5 q% k, i$ m6 V
對設計上的時間,巳可以節省許多的時間,自己對此覺得相當的好.8 P0 i& j& u; A" E% f, I5 x
針對op並沒有做過,因為在設計一個analog block也都是case by case. 覺得對大的block是相當值得,$ o( E; q& T9 g3 y! T8 q: n' C
但最近更laze,想要寫一套可針對op及較大的block合成的tool,但還是case by case,
4 B2 D" O* W$ v1 I' P0 O7 _9 N4 A9 m但最主要工作,是利用perl為主體call cadence 及 matlab,來合成op及系統級的analog block,
- ^$ Z9 X- v# ]8 G: E但針對每個block還是rule-base,所以設計一個實體,還是需要人來寫rule,如此在設計一個rule已存在的block,
$ U' |& r5 o, _) E" t! ?就不用太費心思了,可加速工作. (不過大家可以放心,我不會將程式release的,因為許多人都需要工作的...)
作者: bernie820    時間: 2010-7-18 09:25 PM
有沒這麼可怕!!
6 R% J/ O4 ~0 S! s3 X: Y
% L2 |. `+ X& Q# G2 C, D且是指珍對op而已嗎?!?!
- \/ h: Z4 r2 h6 b6 c
- k' ~& j4 q. e. t2 N0 i2 M好像很可怕耶~
作者: ut2    時間: 2010-7-18 11:01 PM
我看過一本書上有提過一個軟體叫PAD
4 f" ~/ \/ L( V: p8 k9 `2 m他可以免費讓別人下載
8 V; u( P- l% W/ A0 j! C只要填入所有製程相關的資料和OPA的規格就可以幫你算出SIZE



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2