Chip123 科技應用創新平台

標題: chip power ring 电阻一般不超过多少？ [打印本頁]
作者: scy8080    時間: 2008-3-13 06:09 PM
標題: chip power ring 电阻一般不超过多少？
对于较大面积的die,从ESD考虑，power ring 电阻一般不超过多少？, {# X; U4 l; ?+ K+ R$ C" y
请高手指导，谢谢
作者: qpau    時間: 2008-3-17 11:36 PM
我也想知道這方面知識啊!!!!
6 K  T1 R( Y: v有沒有人可以幫忙回答的呢????
作者: cthsu1    時間: 2008-9-8 11:18 PM
最好不要超過 1 ohm+ _$ b' I! z) l( k- t& h6 N3 j
如果會超過5 {) ?9 \" g$ }& k; v7 v# J# i5 w
那麼 I/O 這邊的元件要畫大些
作者: scy8080    時間: 2008-10-31 12:01 AM
最好不要超過 1 ohm，谢谢, s# Q7 K# R* Z  _/ B. K
超过1ohm, I/O元件大些，这个尺寸大小怎么来把握哪/ t" H, t3 ?. U/ V' O
4 m( `+ f& m* T) Z9 S9 k
[ 本帖最後由 scy8080 於 2008-10-31 12:05 AM 編輯 ]
作者: scy8080    時間: 2008-10-31 12:07 AM
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，这个作用是什么哪
作者: semico_ljj    時間: 2008-11-1 03:26 PM
標題: 回復 5# 的帖子
是为了增大Drain 到Gate的space，也就是增大Drain到Gate的Resistor，防止突然的大电流烧毁Gate！
作者: samgu    時間: 2010-5-14 03:37 PM
若擔心 POWER ring resister，有另一個想法就是在這條路徑上多塞一些VCC to GND CLAMP
作者: semico_ljj    時間: 2010-6-8 10:48 AM
补充：1 Ohm可能难一点，3 Ohm比较实际，特别是较大的Chip！
作者: GY200333    時間: 2010-6-14 11:36 AM
看到許多前輩的經驗談......讓我增進許多經驗喔~~~感恩
作者: linger809    時間: 2010-9-11 04:13 PM
回復 1# scy8080 # h' i1 J5 Z$ y- X: H8 d' R
3 B) V0 S# B% f% ]9 b4 e

  {, Z3 X3 Y- }; S   : A3 [4 y% E' }
　以ＴＳＭＣ作为参考，90纳米以下要满足bus电阻小于１欧姆，90纳米以上要满足bus电阻小于３欧姆；如果不满足该设计规则，esd zap的时候
; i/ y  f8 q- i& C很可能打坏core里的device。
( J+ ~7 H+ j! N) E: ^　
作者: linger809    時間: 2010-9-11 04:24 PM
最好不要超過 1 ohm，谢谢
+ a( L. g  q& }( i. V超过1ohm, I/O元件大些，这个尺寸大小怎么&#2646 ...5 A6 w. `+ q4 Q- b% s
scy8080 發表於 2008-10-31 12:01 AM
3 G' W4 p, S# B+ l$ E# I

# O, h- t) m& [' R1 L7 u! u' v# c; ?0 N- s- @  M
I/O元件大些有一定的帮助，但瓶颈不是在I/O元件本身的大小上，所以I/O元件大些起到的作用不是很大，比如diode,Ncs的面积大，实际上对diode,Ncs的交流导通电阻减小并不是
7 f7 U1 N# ?" x' v很明显，由于ｂｕｓ太长了，上面的IR drop太大，比如ead zap 2000v，有大概1.3 amps的电流，如果ｂｕｓ电流从１欧姆变到２欧姆，那压降就增加1.3v，而单从增大io的面积' g! U" p  S3 k6 |
来平衡ｂｕｓ电阻的增大是很难的（再说成本上也不允许我们降ｉｏ的面积做的很大），势必会对core device形成危险！
作者: linger809    時間: 2010-9-11 04:43 PM
还有一个问题，我们在做IO 管时，拉大CON到GATE的距离，大概3-4um，& .../ M, C8 Z+ H6 c/ L0 C
scy8080 發表於 2008-10-31 12:07 AM

0 p$ T& |) l* Z) `6 @$ F7 {1 n
5 N: _# P5 d9 L/ C0 k& s拉大 CON到GATE的距离也只是拉大drain 端CON到GATE的距离，不会拉大source端CON到GATE的距离（同时一般会将salicide也去掉），# O/ U! j) W# y9 ?; ]) N
其作用是增大drain端的电阻，相当于在drain端串联了一个电阻，起到在esd 冲击时保护自己不被打坏；能保证ggnmos下寄生的诸多npn管; G9 K. P9 [& D4 [" Y
（gdpmos下寄生pnp管）能够均匀的被打开，进入snapback状态，泄放esd电流；如果drain端这个等效的串联电阻不够大，寄生的诸多2 y; A+ l. S8 s- y+ e
npn管（gdpmos下寄生pnp管）可能不能够均匀的被打开进入snapback状态，只是有的开有的没有打开，而esd的电流或者说能量是一定的，; U7 e2 m; G% y
必须泄放，电流在局部逐渐增大，出现二次击穿（热击穿），把device烧掉，我们通常看到的emmi图片上出现在source与drain 端的那道小  U  ~" c. d2 G$ e% C) K+ v7 w
暗条或者drain端的小洞洞或者gate下的小洞洞，都是被烧毁掉的痕迹！
作者: tuza2000    時間: 2012-7-12 01:15 PM
good!, q" ~# H6 K: P
讲的很好，现在在被一个ESD问题困扰
作者: sxb841018    時間: 2012-10-20 03:04 PM
受益匪浅啊··~~~~~~~~~~~~~·
作者: szona44250    時間: 2021-8-26 01:34 PM
受益'良多, I& a5 E, P' x( W1 J
/ ?. a5 w5 Y$ h
謝謝大大的分享!!!!



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2