Chip123 科技應用創新平台
標題:
請問:比較器用pmos 或nmos input 的tradeoff為何?
[打印本頁]
作者:
jjw0707tw
時間:
2008-1-29 11:34 AM
標題:
請問:比較器用pmos 或nmos input 的tradeoff為何?
大家好,
" U3 ^7 b6 U- @# D$ T, Z
我是一個design的新手,如果問的問題太過簡單,希望大家多多包涵.
4 {, @% r) L! ]0 T4 m6 y
9 W! `$ ] Z, J, u0 F# V8 L
最近老闆給我一個功課,叫我看一看比較器的設計,
% @) ^3 h s1 n/ @ a4 |+ a
我發覺有的在input端採用nmos,有的在input端採用pmos,
, p& o- l! O7 h/ q2 f
想請問一下:這兩種有啥設計上的tradeoff考量?
5 r- f2 t. n" t: ]" E& M
謝謝!!
作者:
finster
時間:
2008-1-30 06:33 AM
這是因為MOS本身有一個Vt的限制,故而,若用PMOS,它在接近VDD時會受到VDD-Vtp的限制而無作比較
/ f: H/ k2 ~! o1 ~0 e/ ^7 g
相對的,若用NMOS,它在接近GND時也會受到Vtn的限制而無法作比較
9 v" C+ G% N; H! [6 D
故而,要看你的比較器的比較電壓範圍是在那個區域來決定使用NMOS或者PMOS,如果是全區域的話,那就要用PMOS & NMOS兩者的rail-to-rail架構來設計
作者:
zy21
時間:
2008-8-21 11:20 AM
我也曾遇到過此類問題，假如輸入信號範圍都能滿足的情況下，兩者的性能會不會有較大的差異？該怎么樣從性能的角度去攷慮呢？先謝謝各位暸。
作者:
jghn
時間:
2012-10-27 09:01 PM
感謝大大感謝大大QQ感謝大大QQ感謝大大QQ感謝大大QQ
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2