Chip123 科技應用創新平台

標題: LDO Ringing 震盪問題請教 [打印本頁]

作者: kiks 時間: 2023-8-10 11:54 AM
標題: LDO Ringing 震盪問題請教
最近在設計LDO,原先設計為第一級為P-input differential pair,第二級為gain stage,第三級Power mos,由於想隔絕第二級輸出看到Power mos Gate端的電容,因此加入一個Unit gain buffer(因為若用Source Follower來隔絕電容會導致一個Vgs的壓差,使的PVT情況下會壓到操作點,所以才用unit gain當buffer),

進行DC分析及穩定度分析(gain>60,PM>60)都沒有問題,但是在VPP(1.8V)打一個擾動,電路就會震盪起來,但若不加unit gain buffer整體電路就正常,當擾動進來,電路乃會穩定在輸出電壓為1.4V

想請教大大們這狀況的問題是出在哪裡嗎?

謝謝

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)