Chip123 科技應用創新平台
標題:
PLL相位噪聲擬合？
[打印本頁]
作者:
chip123_scott
時間:
2017-4-19 03:02 PM
標題:
PLL相位噪聲擬合？
各位大師，如果做一個PLL，PFD/CP的電流噪聲、VCO及分頻器的相位噪聲
+ N4 l, o% s$ Q' M' u: A$ q
使用PSS+Pnoise仿真，如何將各個模塊噪聲擬合。
6 p P4 n# L( t' K0 V: @
查了一些資料Matlab擬合，懇請各位分享有更好具體擬合方法？
5 b" }: g5 |$ f8 y' _3 A& Q
謝謝各位
4 S5 I4 f4 N$ {0 S* ~; y! P( F& C6 I
- R; M( r9 y: ]. J' W
作者:
p12345q1
時間:
2021-12-21 04:50 PM
' Q- ]% Z/ c h/ }
最近在研究PLL與DLL, 感謝大大無私分享!!
作者:
tony9211
時間:
2022-10-8 04:10 PM
就將各個block的noise 乘上noise transfer function
2 ? T. e6 v( s" |
加總起來就可以了
& P: p/ a0 O/ N6 M+ ?/ M4 y
最後在看你要那種jitter 看要不要過一些transfer function
. s- O" U; ?1 [' E9 Z
都不過就是phase jitter （名字很多 edge jitter absolute jitter)
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2