Chip123 科技應用創新平台
標題:
T18 DRC LUP3.1g_1.8V
[打印本頁]
作者:
aj002547
時間:
2013-10-7 11:48 PM
標題:
T18 DRC LUP3.1g_1.8V
本帖最後由 aj002547 於 2013-10-7 11:51 PM 編輯
, D' ^% C+ P: f$ w2 j9 n
! @5 \+ r2 W" N( F9 H8 E4 ^
各位先進好, 小弟有遇到一DRC錯誤不只如何解, 想請教各位
7 B3 v0 k: G! `1 j5 p7 k# V
- ]" N( a1 z% {! X V
圖片的反向器輸出有接至PAD, 但cell都是畫好的,
# M1 y6 Z8 }6 {1 B G' @% ?% I- a# B
; G/ V+ _% {8 i( I( c
難不成真的要把這塊拆開然後拉開到他所指的3um這麼長距離嗎?
0 a) }6 _1 H4 p* l; B3 k8 L/ _
& y+ p; G* U( j/ k* ~$ W) u2 Z
還請各位先進有處理過的幫忙, 謝謝
0 U9 m$ ]2 S( A& @4 ^6 Y6 {$ g
" e9 R. U3 h4 L5 d; x; N, u0 E+ c
[attach]18910[/attach]
8 q* C8 C3 W. ~. }7 s) u
4 i! s' J% b! m( U# k
- |! u; F5 F( R! E8 y( |
highline處為紅色框起部分
$ i2 ?) f' x/ X( P
[attach]18912[/attach]
作者:
crystal_blue
時間:
2013-11-8 07:39 AM
您好:
4 {" E/ Q- @4 \7 B
+ G6 F: R, l* F! } \
我簡單的按照DRC RULE上的字義跟分享一下我的看法，應該是說如果你的N/PMOS有直接接到PAD的話，你的NMOS就必須要圍上DNW，而且DNW跟你的PMOS的NW必須距離3um以上。
C/ a4 h2 K" V$ `* B! I
% F& |( u1 L+ _& P
我猜這應該是為了ESD所設的RULE，因為在PAD附近較易有大電流，故拉開N/PMOS以防止LATCH UP產生。
! B; i7 q& B9 _% `0 c( a$ Y
0 K( Z# e% F+ Z) B7 J( v- p
以上希望對你有幫助。
作者:
l690527
時間:
2014-5-21 06:14 PM
LUP 廠 rule
% W% h% c0 Y' n" b& m; A; o; p
. p! u) R- I( M* A. ?! g- i
space between the NMOS and the PMOS
作者:
chengchishun
時間:
2014-5-21 07:14 PM
請把PNMOS 拉開 並為一個完整的ring
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2