標題: What Verification IP do you plan to use MOST on your current design? [打印本頁] 作者: atitizz 時間: 2013-9-5 03:34 PM 標題: What Verification IP do you plan to use MOST on your current design? Please indicate whether the IP exists internally or is purchased from 3rd-party... 5 _% u) y- g3 S* R) g# B# u' P: a: r: h1 W& u1 m- M, T
Other (please specify):作者: ranica 時間: 2013-11-11 10:53 AM
ASIC工程师 " m" V+ x X$ n9 I/ e( r公 司：High-technical IC supplie with commercial FPGA intellectual property 5 Z# g4 `$ \0 e7 ]/ m' b U& o工作地点：北京& n6 D% z4 l o0 }( D: \
; `* ^% I6 {* R) G6 N; D$ N职位描述# g' d. b0 x( @8 f% Y
1.微电子相关专业硕士学历, 3+年ASIC前端工作经验（不含在校、实习）; / @1 m) u$ n% t0 U4 C3 M9 A4 a: C2.熟悉并参与过ARM或MIPS等常用SOC架构的设计、应用,对SOC架构及常用外设的工作原理有深入理解。 $ p! ~) Z- m# X& [+ F7 M2 k
3.精通verilog语言，能够独立完成verilog module design，拥有良好编程习惯codingstyle。 5 l2 l4 e# b8 X: s3 j& M6 n4.能够独立完成单元级仿真，在系统仿真中承担部分工作。 ; ^6 B6 h: r- K- o5.至少1次成功流片经验。 5 X4 a1 U* i6 m6.对synthesis、sta、dft等有一定了解。 7 y$ D2 N4 Y! U8 ]. W. }7.良好的团队合作精神作者: ranica 時間: 2013-11-11 10:53 AM
职位要求- E5 q8 z# o; i. b2 _
全部或部分满足以下条件者优先考虑： # G( [2 }& p8 P1.有在大型asic公司工作经验，深入理解其企业文化。 ; l l+ n7 N2 i
2.熟悉验证方法学;熟练使用SystemVerilog等专用语言进行验证平台的搭建和维护。对Testcase规划、覆盖率分析、门级仿真、ATE testpattern产生等有实践经验和深入理解。 + G8 j3 z4 }# A# e- k: f/ h1 w+ s! b s7 T3. 丰富的fpga emulation经验，能熟练进行板级debug，编写调试简单driver。 5 d: E D+ S& N7 Q' z$ p! n
4．对芯片系统架构有一定理解，能进行子系统级别的独立规划设计。对以下知识中的至少2种有实际经验： # Q+ Q |/ }: [1 R% l" D: O9 J# \ARM/MIPS/8051 CPU及其架构, ; m( D4 O; d6 o. ?# m
AMBA(AXI/AHB/APB) 总线、OCP, , r) ^6 p/ j: Z3 h5 C
USB(3.0/2.0/1.1, 4 m. E/ @+ K8 D6 ^4 N) N. A& J$ `. A9 \& XNAND/Nor Flash/S-flash controller A4 Z! g7 g; k+ w; c5 t
DDR（2.0/3.0）controller/PHY 4 S6 N8 y$ }. t
low power design, . M. ]0 U( s: a, u2 a
chip level clock/reset generation and control, 9 E$ `& w$ V- p: I8 n# `2 ]SD card controller, SATA,sim card 2 u9 [1 W# S$ R
soc基本外设 (SPI/ GPIO/timer/WDT/I2S(SSI)/I2C/UART), # K; Z( R* x& ^6 p
Ethernet, ( Z3 Q" u2 l+ W4 U3 B- d
JTAG, etc.作者: ranica 時間: 2014-2-11 02:52 PM
FAE+ E& j3 w% R d; [) x% l% O
公 司：A famous IC company6 F% j4 |; r, _
工作地点：深圳0 w4 |2 } F- t2 v" {
. H+ Z" f2 W4 @8 p
Key Responsibilities # q6 t6 V8 A% x + C2 y# M& r: {/ B3 V4 I6 E" }Scope prospected and qualified IP opportunities develop strategies and processes to increase IP licensing and design wins opportunities. 3 t! t5 ?6 ~9 y! s) L- F
8 O/ R" c: d! I4 I% t8 X/ `$ RRemove technical obstacles and provide a path to increase IP licensing and design wins opportunities. 2 H* g$ ~7 T- Q$ Q$ m. h d: ?: l, s0 c1 U( g( VPresent and demonstrate technical details of xx products to customers. 0 J% q9 y1 m1 ~6 T
9 l k) a0 ?3 Z4 R* q- y8 e/ GProvide technical support in pre-sales opportunities as well as ownership of customer support process. $ R' i3 v5 q# \. a# [5 _! v5 X
3 z/ {1 @0 E' ^9 QProvide appropriate product recommendations to meet customer requirements # F# F, t' R" W# l. F8 p. J0 i
5 I0 V2 j2 F& r& @: G/ D+ iProvide system design expertise and first pass architectural planning for products in early design stages作者: ranica 時間: 2014-2-11 02:52 PM
职位要求 : V% P0 R' p# t8 XEducation & Qualifications 8 P+ M5 n4 x% X0 ? \0 K$ I# C
Qualified candidates will have a good university degree in Electronic Engineering, Computer Engineering or Computer Science. Master degree is a plus. " X% I- X7 `4 X; t" C' V T7 o0 d$ `/ l( w5 Q! RProfessional Skills and Personal Requirements " c T6 u7 g* k0 W% C3 X
Excellent communication skills 6 A, F6 ]' R7 s+ X0 h* r6 {Highly self-motivated with the ability to effectively work alone as well as in a team $ c- |/ \5 R& p0 l/ Y/ E- G' h
Must have the desire and ability to solve problems quickly. - ^7 n. N' i: R, r$ W' XDemonstrate a positive attitude and respect for all members of the team / Y+ b: E. b" A# ?4 U/ rBe motivated to continuously develop skills and accept a variety of responsibilities as part of contributing to the team’s success2 Y, b5 n5 R1 E; T/ I
Willing to travel both domestically and internationally, approximately 30% of time, spending significant periods of time on customer sites and for learning trips.+ c4 ]& N4 k9 |4 Q. F
Good spoken and written English . N+ L0 J: ^5 a+ y8 xCustomer related experience is a plus, but 10+ R&D experience is must-have. 3 h5 N( w7 F/ e. F; b0 L' m) S - M8 M9 p5 H3 {( R8 tEssential Technical requirements ( o1 I. r$ a B' ]7 q7+ years experience in IC hardware design. xx SoC tape out experience is a plus. : a- ~& k4 ]% [& cWorking knowledge of ASIC Implementation (Verilog, Synthesis, P&R, and Timing analysis), including relevant EDA tools and methodologies.+ U3 W) P* _/ d
Experience at the system architect level with intimate knowledge of bandwidth analysis, low power design, performance optimization etc " G4 c, l9 t( l5 n0 E- r+ AGPU experience is a plus. + D% `5 t. I/ gConsumer application experience is a plus作者: innoing123 時間: 2014-2-27 01:35 PM
Brocade在其數百萬兆位元（Terabit）核心路由器中整合了Altera的120G和150G Interlaken IP 8 `1 d. e* b3 t0 `採用含有Interlaken IP的Stratix V FPGA，Brocade線路模組能夠靈活的根據雲優化網絡進行擴展 N. J- q& |# c! I. h6 a+ d# t5 p" |7 O+ k- q! v
2014年2月25日，台灣——Altera公司（NASDAQ：ALTR）今天宣佈，其Interlaken矽智財（IP）核心通過認證，被Brocade® MLX®系列數百萬兆位元（Terabit）核心路由器選用，開始產品發售，應用於資料中心。Interlaken IP在Stratix® V FPGA上實現，有助於Brocade路由器快速高效的擴展雲端最佳化網路。使用Altera FPGA和IP來擴展雲端最佳化網路，支援企業管理大量的網路資料，並根據結果即時做出決定。 " @8 Y) K" f D% u) @& G1 ^' S6 H, M; g( R. M/ F- v
Brocade公司ASIC和硬體工程副總裁Majid Afshar評論表示：「Altera為我們提供的這一種Interlaken IP設計能夠非常靈活的進行配置，而且非常可靠，滿足了我們各種線路模組配置的寬頻效率需求。這種獨特的配置設計結合我們的服務成本模型基本結構，讓我們的企業和服務提供者客戶獲益匪淺，他們對預算要求非常嚴格，而且需要的服務比較特殊。Altera的Interlaken IP頻寬可以擴展，具有很高的資料效率，滿足了客戶對大資料的需求，同時也滿足了需要透過網路高效率傳輸資料的其他應用需求。」9 l ^3 e- d+ p ?
% K4 K& A8 ^7 V [! eAltera採用Stratix V FPGA架構的Interlaken解決方案支援速率高達100 Gbps以上的晶片至晶片資料封包傳送，協助OEM傳送每天產生的近2.5艾位元組（exabytes）資料。Interlaken IP是完全整合解決方案，包括了MAC、PCS和PMA層。作者: innoing123 時間: 2014-2-27 01:36 PM
Brocade採用Stratix V FPGA架構的百萬兆位元路由器解決方案為企業決策層提供了：1 E! t" h H4 m' V9 @ W) S$ d
+ i2 B5 M" c; x3 `( G8 j• 為軟體定義網路提供高密度100吉位元乙太網路（GbE）、40 GbE和10 GbE路由以及真混合埠模式的OpenFlow支援，靈活的流量控制以回應動態資料流量碼型，滿足了業務需求。 " s/ {$ [" b9 {; p; g# b) s• 可靈活擴展的IPv4/IPv6路由和高階MPLS功能，提供線速100 GbE和10 GbE密度——非常適合網際網路骨幹網路和服務提供者核心網路應用。6 T4 T& _' E* |2 ]3 M3 y1 r
• 高性能價格比結構，讓管理人員能夠靈活的購買服務和頻寬，進而提高其競爭力。 % J: Q' K4 p8 V+ R9 e) T v7 H( O P/ o+ E
Altera通訊業務部資深總監Dan Mansur評論表示：「Brocade透過其創新路由器不斷簡化並擴展網路基礎設施。我們的FPGA和Interlaken解決方案為Brocade這樣的公司提供的優勢，不僅僅在於滿足了當今資料中心的性能需求，而且其設計方式可以支援未來應用的傳輸量和介面更新要求。」: D p, Y) \3 z: O' z& C& F2 c
" @# e6 E5 U. I5 K/ t" u
Altera的Interlaken IP核心可以擴展滿足對更大頻寬、更高性能的需求。IP通過了大量的模擬和驗證，能夠可靠的運作在多個內部和客戶平臺上。作者: ranica 時間: 2014-5-14 01:56 PM
IP验证工程师8 ]% J6 M! H4 E; z; [) B" f
公 司：A famous IC company% A6 x ]+ D% K" _' }
工作地点：苏州 & z. @+ ~2 I `# z 3 ?# _/ w" T1 _; O s职位描述： ) R8 d) L! I: V$ b0 [' Y% o1. 负责PowerPC等平台上的软件设计、开发、测试 8 `) ?& T2 I$ J1 `6 g6 h# R
2. 配合IC设计人员完成芯片开发验证工作 2 R" ^) d! Y7 y* t, s
3. 负责相关技术调研，编写相关开发、测试文档 8 n' f# j- g! q V: S5 Z- S4. 负责芯片及应用方案的市场推广和技术支持工作 1 h/ y7 u0 V+ J! w 6 h. M: f R) n7 X岗位要求： B: y5 Z r6 Z- S; c3 _+ N: U8 X( k1. 计算机、电子类相关专业，本科及以上，三年工作经验； 0 k9 Y- s- D, q+ b7 [+ Z2.精通C/C++语言，数据结构，丰富的产品应用开发经验； 0 |- G# C% _8 i6 P8 f% O% u
3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先； # _6 S. m; M5 ~: [
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验； ! A" L# d j3 }* C
5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；作者: ranica 時間: 2014-5-21 09:32 AM
IP验证工程师 ' }9 v" X4 A& ]+ F公 司：A famous IC company ) N0 Z" J. i# s( `* g' ]" D工作地点：苏州; [; |: Y5 u. Y
, }% G. W9 H9 G% _5 m, i1 p
职位描述： ) f5 W6 g+ Y% d% ^3 n- a9 }) A1. 负责PowerPC等平台上的软件设计、开发、测试 ! T) |8 {; \5 @$ B; c p
2. 配合IC设计人员完成芯片开发验证工作 ! v3 r/ B3 s U* _3. 负责相关技术调研，编写相关开发、测试文档 9 N7 q, | a8 J7 Y; Q# _! Y- J
4. 负责芯片及应用方案的市场推广和技术支持工作 # v! ^3 e! E0 z \3 s. I N2 L0 ~9 g4 ^ ; u6 o# f+ y' L+ |4 d! a" g岗位要求： # J; o& b) J* _1. 计算机、电子类相关专业，本科及以上，三年工作经验； 5 T! Z% [: d7 z+ C0 z" f6 Q
2.精通C/C++语言，数据结构，丰富的产品应用开发经验； " R" H9 {/ W0 @3 H; Y8 l3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先； 0 b# I$ F6 c1 i+ U
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验； " E2 P h M- o/ L1 p5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；作者: ranica 時間: 2014-5-30 11:34 AM
IP验证工程师 - w) \7 E% I+ [3 t( |公 司：A famous IC company 1 `7 b. F2 {$ a. C! Z工作地点：苏州6 B4 H0 C) o) m- h
4 T G/ p7 ?+ k& o9 N- k3 E职位描述： $ w( ~$ c3 u/ F# E9 b1 Q1. 负责PowerPC等平台上的软件设计、开发、测试 . r( H9 z4 i6 O) K2. 配合IC设计人员完成芯片开发验证工作 9 {2 w" b0 @# R! \5 Q" E O
3. 负责相关技术调研，编写相关开发、测试文档 4 Q/ A2 D' X5 c! L$ c. J; t
4. 负责芯片及应用方案的市场推广和技术支持工作 2 R# J) b5 R. S% C
& m' N6 v8 c2 |, r
岗位要求： * G! {" ~% ~* N- C. I( o% ]1. 计算机、电子类相关专业，本科及以上，三年工作经验； # J( c1 Q# J' P" r% } y2.精通C/C++语言，数据结构，丰富的产品应用开发经验； 9 y6 A0 r6 g5 i( B3. 至少对一种嵌入式CPU（CCORE、PowerPC、ARM、MIPS等）有深入了解和实际产品开发经验，熟悉PowerPC架构者优先； " H6 Y+ U7 \: \- {8 p2 K7 m
4. 熟悉硬件IP，如PCIE、USB、DDR等，有相关IP测试经验； 8 [. [: G- |6 c) _5. 工作扎实认真，服务意识佳，善于与人沟通，具有团队合作精神、能够承受高强度的工作压力；作者: ranica 時間: 2014-7-16 08:19 AM
ASIC Verification Engineer (WMAC) 6 ]- W0 O1 {7 b1 D' f( E* Q- U8 y& C/ C; N9 a
公 司：A famous IC company * ~/ R. Q* A# M6 n8 W& d工作地点：上海, ], K# e- H# A' C. b
H1 x L Q& t2 O8 k( b8 }
The Role: 3 J( l1 A: A) k8 x2 c3 W. w. E
ASIC design and verification ) \8 [; A" P+ E
Work closely with the California teams 8 m$ F. J: ^) x6 `3 s
Support chip tape out and bring up ' \! C$ v- s' w2 @/ G
2 l7 ~3 }$ g$ i' y4 B8 R- d! G
Requirement: 0 C3 w( \3 B) r$ U) ]- W& ]: G0 W
8-10 yrs. experience " x* y* p" X8 ] Knowledge of Verilog / System Verilog & Perl 6 ^+ i7 ]; g! M4 s Has worked on complex project; experience with 802.11 is preferable 1 H& k/ J1 c- r. |6 }0 |
Can work independently - want him to take over MVE 6 C. ^# u. S5 | Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus作者: ritaliu0604 時間: 2014-7-17 09:32 AM
ASIC Verification Engineer (WMAC)/ q# Z7 j4 e8 |/ D6 S, \
5 B! S' ]9 W; O. I* y$ E
公 司：A famous IC company* J. C' Z1 ~2 i+ s0 W- c
工作地点：上海 ( l' o# ?2 {) u! Z8 t ! n y( S/ @( AThe Role: v! s! x; ?1 n ASIC design and verification 3 q& }' U$ J' F) ?7 n Work closely with the California teams : a) W0 Z+ v: N$ r/ f( G, G Support chip tape out and bring up & `2 s, H$ M) ^6 t7 X# {( T2 Z* ]6 m
Requirement: 8 R9 S* g6 I5 ^' l/ F 8-10 yrs. experience 8 t, W- E4 Q: U# B" l+ p2 W, T
Knowledge of Verilog / System Verilog & Perl " E4 F2 G; ^$ z: O Has worked on complex project; experience with 802.11 is preferable 4 P! x" \. y: H Can work independently - want him to take over MVE 4 u2 A C6 n; e0 M/ h4 J Experience in Networking SOC, Ethernet MAC or any other MAC layer protocol experience is plus作者: sophiew 時間: 2014-7-25 10:56 AM
Job Title igital verification Engineer 5 |2 W- ~' M, |" I, cJob Category :Semiconductor 1 A a3 e3 y# SLocation : Singapore . |6 O2 ?' a6 D, A" \Job Type : Permanent5 g. L6 ~8 A/ q; k* R
Job Description: * J5 r! G/ k% l8 X1 Q( Z5 F n: XLooking for SoC Verification Engineers Experienced in System Verilog Tools2 a0 A' g6 u, G3 r. K6 T7 |2 w
1 K+ N- v% R2 q6 |* d- JResponsibilities:7 z; _, q. G7 ^
Constrained-Random Verification using SystemVerilog.4 g. g; d8 m% [, C9 r* t5 j( y
Develop verification environment for DUT,Write and debug tests for DUT using SystemVerilog, Perl, and C./ p ^1 ?$ K- q9 f& |6 f
Develop Bus Functional Model(BFM) or using Verification IP(VIP) for tests " t2 ~+ P4 t7 K7 F2 `Developing and reviewing test plans6 Y3 s6 h& J2 n; |4 e+ ~
Write coverage monitors to evaluate the coverage of the DUT. " W0 C! b$ l9 x" yFormal verification using SystemVerilog Assertion to verify SOC or IP is plus! ~8 e6 _: J: m5 [1 P. I! A2 C
! i" A: O' N: y8 j; W; s+ H6 s
Requirements: + H/ q; K# l: v% |1 w>4+ ethernet switch background4 D1 X: s: b& _3 n6 `7 C$ @- t
At least 3-year+ experience on digital design and verification T, ]6 s0 [6 c+ i1 `Experience on SystemVerilog/VMM/OVM/UVM (UVM is plus) 7 E2 y3 p P) ^3 L5 jFamiliarity with transaction-level verification at higher-level of abstractions is plus. ) U, l$ w z& {: d: {Experiences in developing measurable verification plan. 3 |4 J1 r" D+ G! PProficiency in UNIX scripting languages and utilities such as csh, sed, awk, and Perl.
igital verification Engineer