Chip123 科技應用創新平台

標題: 介紹一個網路上看到的ASIC網站---「ASIC World」 [打印本頁]

作者: card_4_girt    時間: 2013-1-14 05:15 PM
標題: 介紹一個網路上看到的ASIC網站---「ASIC World」
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯
% @4 m2 h# @( o' E0 {" O
5 I9 F; F! X% T' I  h大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World
4 e% e9 t1 c  n0 i( N! x網址: http://www.asic-world.com/index.html
5 G* g# t( \% C: }/ a; t) m% A到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:) C) z! G. S4 _# ]' \+ Q. J
1. Digital: 0 A- Z9 \6 O. I5 j
(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。7 ?: M- \6 {5 L! H9 M+ E; I3 H
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)* Z$ h$ E* |) h; E( p9 U
(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。5 q. G1 @7 ?& ^7 c# E8 `! ]
(4) Books: 提供數本關於Digital方面的書籍9 Z  ?; W# y- f7 {: Y) l1 R
(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等2 M2 W) C/ C0 @" H- {
2. Verilog:
8 l- O1 A& x+ C: {0 B9 s* U$ e% m/ e(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式3 H- ^( W  P7 A: a
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。8 Q5 H) ]8 }/ Q
(3) Questions: 作者提供的數個Verilog相關習題
+ I) M  q7 K7 t4 R2 B(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。4 H5 |6 L8 E& A2 i: T
(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。' W& c6 w8 T7 e, Z& s
(6) Links: 與Verilog相關的連結或是驗證IP等等。" W, P) s7 R$ r% N$ b2 _/ B
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)& C$ a0 a/ ~7 _8 W, V4 e% @
3. SystemVerilog:) ]# @/ \) U! b
(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。1 y1 h: m- e: }8 W5 Y  g+ j* t4 ~; {2 z2 j
(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)2 [: M3 i: f! A/ ]1 Q
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。" Q/ T( r, U* f2 G- O; r" L1 @
(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍5 s8 a# y2 ]' g! P5 L
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
; o& w! p0 o9 `. e6 V4. Specman:. Z2 ~8 D. Y; [  |+ K( @
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。$ F9 G+ A7 s: X! C# g* `/ l4 T
(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)
. V5 i; {8 C8 i2 I: L  ?5 w(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。$ I4 H% z1 V3 }- i
(4) Books: 提供與Specman相關的驗證工具書" f$ T6 l5 u% F: P, X
(5) Links: 提供與Specman相關的外部連結3 V$ g4 L- |7 B8 Q5 J- U9 H0 h# `4 j
5. SystemC:
6 m. S% u8 X/ a% n! o% r3 |(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
* H$ v2 o7 n7 |" D1 w+ o/ d, X/ w(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。
+ P3 Q) ?# K; l- b% ~! k- ](3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
: F* [/ V; f: I/ l(4) Books: 提供與SystemC相關的設計書籍。
- _/ X: D" z% \2 [5 I9 l3 K) I(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
作者: card_4_girt    時間: 2013-1-14 05:17 PM
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯
* D9 q" p0 G# l$ G  \4 E; A8 `5 m9 M+ p8 u6 k8 O, a
6. Vera:
+ @) V8 {/ \) U" N& y(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
3 k$ j; R. n% D8 w(2) Examples: 提供與Vera相關的例子,如UART的驗證等。+ U) i( v$ h( o1 m
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。" G+ z1 s5 s1 w
(4) Books: 提供與Vera相關的書籍,這裡再提供一本3 ^* g6 |" L/ K& `9 e1 C% w% \
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001." t$ j) B/ A6 |7 K9 N# M# U- P+ A
(5) Links: 提供與Vera相關的外部連結,這裡再提供一個
# @7 T5 U% r+ R, c* ya. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
: m! W* q( e" W7. PSL: 跳過,作者未多做編撰$ F2 x+ x4 D1 I( ]* n  T
8. VHDL:
. R: ~6 r7 q% n; \(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式* i6 Q) q3 `8 d1 s  F- Y7 D
(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。, a7 I' p4 [- ^$ ~! x9 r
(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。( I( Z" h2 \. O0 T$ G! N7 u
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:
- G( G" E, ]; [2 ]a. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
& p' q8 b" M8 db. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
- G* Y3 s9 w: {: H* r(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:- H. O* F& I. Q  I$ F4 e3 L
a. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%88
6 ~! S, B9 t; C1 M. Y8 }7 {; \b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)7 ~- c0 G* \" h  E9 |0 R$ _
c.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
2 i- `" [6 [* u2 }0 h5 l9. Scripting:
! B! ]9 I, Y  D' z0 |(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
8 {# W' L; y& e2 F(2) Examples: 作者尚未加入
" |0 [0 q: p5 R5 z(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。4 a- ~2 P" g; X3 c3 ^3 Z. k
(4) Books: Scripting的工具書,例如Vi Editor方面的。( j; s- a+ V/ ^; b. L* f
(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:; E) u. q$ }( _9 X/ F: C( q
a. http://linux.vbird.org/linux_basic/0310vi.php* x" m/ r' _- v  R+ ]  b7 [
10. Tidbits(小常識):
% H. E( P! @/ s  b& e4 D雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。
, S$ g! j9 C* y- H! t( c/ F0 q8 g+ R
上述說明了這麼多,希望各位會喜歡這個網站~
4 c$ o/ {7 @; K$ _% F另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!2 S0 J$ V! U8 k& O! K' P" b
Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
2 z8 A8 b+ W6 f- F為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~




歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2