Chip123 科技應用創新平台

標題: 請問layout後的電流 [打印本頁]
作者: bernie820    時間: 2011-5-6 04:35 PM
標題: 請問layout後的電流
您好/ n9 _4 P) j- F6 a9 p7 ?5 i/ z

; b' C: W5 i, m% b我設計完一顆opa(cascode_opa)
; @9 _' T8 Z2 ]3 o) ?pre_sim時，輸入端上方的主電流是40uA1 I) C& m8 o/ ?/ n8 e
差動端電流各20uA" S, j' G/ J) }+ `, b
5 l% s7 e9 H' {) u! E
但是pro_sim後的主電流卻變只剩10uA
8 ]/ ^% F8 A% @+ F差動端只有2.5uA3 y! U; c! O; ?7 L$ L

- s4 _$ ]3 E% y/ o- x  w5 [+ J請問這是layout上的問題嗎?
! n& C5 |) c) U; D6 P5 l3 k$ y! I/ Z( Q. k# `po一張部份圖請教各位!
$ u* F+ v; |: \, f  q4 I3 [; N- x9 q- M
下面是差動開關
$ n1 v4 U2 ]7 l) A& v. f" I0 \上面中間是主動流源
作者: ONLYFLYSKY    時間: 2011-5-6 06:37 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
作者: dendeicide    時間: 2011-5-7 12:06 AM
不知道你有沒有電路圖跟他的size6 M& ^4 c6 y! z

+ h% }3 T' k* s7 q/ i! j0 d有的話可以貼起來，小弟實力還不夠，. S' H8 Z2 f3 P7 M
. q$ t5 C3 j" @: U0 u6 Y
需要電路圖跟他的size才可以做一些比對，謝謝。
作者: bernie820    時間: 2011-5-9 04:08 PM
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...
! f8 L' i0 z3 [0 j  `- v. N" F5 H+ ~5 @ONLYFLYSKY 發表於 2011-5-6 06:37 PM

/ z2 o: y% U' N* K9 o
/ ^1 \( v% {( y% R
! `! x+ y8 {, K4 r2 n$ K# d, c+ O& R+ h! _1 ]% |
4 B: K3 Y2 l! p" a1 p' ~
6 \: I0 C+ n  H( z) s. V
您好
* O% }5 L/ K) ?
; N# z2 P5 B' f, Z一開始沒有注意到我用到poly連/ W- Y1 M* \' U3 R5 \, Y

( O* V7 V2 b9 |但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!
# H' c* K! V4 \  L0 z結果是一樣的~
0 M* b) `% ~. M! h4 p
: e4 n% T! w- y/ ^8 H) j: N可以給個建議嗎?(應該不至於會差到這麼大)8 s# ~7 N5 A+ l& i
2 w/ O4 u! Q$ C# F) R" Z
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
作者: h2off0202    時間: 2011-5-9 05:13 PM
你好小弟不是RD,我認為LAYOUT影響的不大/ H. L* t$ f7 b5 b: S5 z( Q
不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
/ K& o4 d* x: P0 ?8 J& m  m3 f但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
% f9 x3 h- ^; ?; i$ I7 A' m4 T& D) [, {' ]! \6 P
以上是小弟的淺見,若沒幫助還請見諒
作者: h2off0202    時間: 2011-5-9 05:18 PM
抱歉剛英文打錯是driving 不是drivering! _9 M* r5 R! M4 I! L7 ^

" a3 k. A! `# P4 zRD給我的觀念# G4 m* n8 r9 l$ w
1 r, ?3 V% @: w9 l8 Z
->GATE不吃電
作者: bernie820    時間: 2011-5-9 07:23 PM
抱歉剛英文打錯是driving 不是drivering, |: V2 ?$ D+ I$ h, ~

) e+ r7 Z$ u0 o7 d! s& w* ORD給我的觀念
1 N1 U! f& [9 ^( L4 `; v5 q9 |+ W& Q3 D& i8 H+ [, Y/ h
->GATE不吃電
7 H2 T; n3 J! J! y  \+ }- fh2off0202 發表於 2011-5-9 05:18 PM

; R* @8 h; I" m& L& b5 S) ?5 k$ v+ y* ]# V7 O( v, \! u" {/ I% F

# a+ N6 U1 Y9 g: H2 z6 M" M9 b您好+ a% T8 Q7 a& T. `  b1 s; I, Q8 k
; V3 j8 @" \1 D  {9 j1 b
所謂的不吃電是指不吃電流是吧?6 G0 E  ~/ g4 n% O
這個我清楚
' c# E6 P% e2 l/ X4 r
7 z9 C  i; O) @' d! D3 |所以說再prosim時vdd就要加大來試嚕?
3 |9 ?2 q; h6 Q; x5 a我試看看!
. T9 T9 M8 T# v4 s
) `# j) H; s& A  \$ r3 h! L目前正改架構; e: k9 |' h: H( y: Q

8 {7 q9 B9 J2 H9 z" f$ t4 u謝謝您8 [+ y, v2 k$ Y) c( d2 Z
若有更新的想法也麻煩您
作者: shkao0201    時間: 2011-5-10 11:59 AM
不Match  容易受製成變異影響
作者: bernie820    時間: 2011-5-14 12:17 PM
回復 8# shkao0201 # M3 |- c7 i9 Q6 d, G; S0 i: \9 i
7 o& J0 J/ _# U+ n1 w, e* X
& y2 B0 X; z( ?

% F+ {* ~$ c- n+ q' |4 O/ o6 F4 c
    可是我現在的問題是layout後的電流變好小!
作者: chone1205    時間: 2011-5-14 08:45 PM
Power 是否給足夠?Routing Metal Width 足夠嗎
作者: ONLYFLYSKY    時間: 2011-5-30 08:56 PM
回復 4# bernie820 3 k: f, `' S% B8 A, ]& e

. o9 F. m" N5 E! V' L
( Y, I$ |+ j% v! G    嗯，說真的，
, E  s: ~( c* P該要圍的地方沒圍，\
4 R, v* b+ N; ?/ @重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，; E" A8 c' K9 j, j0 P
電源供應量是否足夠，
6 A- ]0 P- v. z0 S/ v1 O" {1 ?# b& L2 X' D; X
拿到的參考資料是多久之前的資料，& q, E8 _" \" t
參考資料是否符合目前您所用的製程，0 g' {2 ^) i1 o, B: A" T
& {6 S0 y  E" l
對於目前使用的製程，所選用的材質參數是否有考慮進來。
' L0 J, g( {, J1 ^/ ^( F6 w- R3 H* d" s7 i
請再付上您的電路圖。3 S8 X: {  o" ~

8 w1 d2 g( N2 s, q/ S* k  R% v' w& z以上觀點，參考看看。
作者: ONLYFLYSKY    時間: 2011-6-1 08:21 PM
回復 6# h2off0202
$ ^. K# o  j- ]0 D* h7 R% r+ i& _0 o4 U: e! d) S, m) v
) q0 x  S$ j6 q. ?1 X
    您的講法有誤點，, U7 m6 z, W1 _: @& Z

' ]9 L8 q8 b5 v, r4 U" NPOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。# @( Z  ?* _1 D: c  F' U6 s* D8 s
) P- A( F# e+ [- B
POLY電阻是會吃電的。7 T- M8 }5 ?# |5 d* a1 c

- s1 W! ]; l: N7 S' z+ W不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。
) U9 Y4 J% U$ ^4 {5 r) a( \7 U1 s6 Z  e( t  n4 `
吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
作者: spring30467    時間: 2011-11-24 07:11 PM
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
作者: 930709    時間: 2012-5-12 09:45 PM
你的製成是什麼的阿?很不一樣ㄟ!!
作者: 930709    時間: 2012-5-13 08:48 PM
謝謝大家的分享!!小弟會虛心受教!!
作者: liu.leon    時間: 2012-5-21 10:14 AM
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半& U# I1 c- T! e& v% H1 i
5 j( o" q( }* L& q* D; w' ~3 W
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半
& B8 G5 S6 Z7 x, E9 e
0 I! p) h2 w( u  i. c1 _! u8 A+ {$ ]試試看~~



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2