Verilog testbench直接載入BMP檔 - Chip123 科技應用創新平台

module test;
e/ Z9 |1 w7 H. x9 l
integer fileId, i, cc;' E- A) g. ~! p- G% A+ J
reg [7:0] bmp_data [0:2000000];
5 \0 i& m) Q' U8 y6 Y7 L) A
integer bmp_width, bmp_hight, data_start_index, bmp_size;
* d! |5 R( s% q1 P# g6 g
8 W5 I Z8 O9 l) p
initial begin
2 G$ Y$ V$ ?& @/ P; s! t4 Q7 o
fileId = $fopen("gray.bmp","rb");. G: T: w! v- z3 j( z) w
cc = $fread(bmp_data, fileId);5 v. o# Y' @5 R
bmp_width = {bmp_data[21],bmp_data[20],bmp_data[19],bmp_data[18]};
$ H% L9 b' l/ a4 g1 v# q% J$ K
bmp_hight = {bmp_data[25],bmp_data[24],bmp_data[23],bmp_data[22]};
7 z* H/ G# q% s* h
data_start_index = {bmp_data[13],bmp_data[12],bmp_data[11],bmp_data[10]};4 V6 |" P i5 `3 O0 I' t' S
bmp_size = {bmp_data[5],bmp_data[4],bmp_data[3],bmp_data[2]};
" f, g! [1 x9 S
for(i = data_start_index; i < bmp_size; i = i + 1) begin# T3 v' ~0 G' K) e( w0 F" [2 T
$display("%h",bmp_data[i]);$ a; I/ S' \6 w% }% k3 x S
end
( r% j2 Q6 p( m& X
$fclose(fileId);
$ m, w$ ]4 y% \" K5 F
end* q2 o% @: [7 e, l8 R
endmodule

複製代碼