Chip123 科技應用創新平台

標題: 同樣的ESD設計，爲什麽差別這麼大 [打印本頁]
作者: cltong    時間: 2011-1-5 09:34 AM
標題: 同樣的ESD設計，爲什麽差別這麼大
使用的是0.5u的硅柵工藝，輸入使用的是200/0.6的 PMOS與NMOS做的保護，輸入使用的200/0.6的PMOS,NMOS做buffer.
# [  h9 A' {; s7 i- L7 M+ W) a0 BESD測試結果差別很大，請教是什麽原因，下面圖是測試結果,PAD圖與輸入輸出buffer。7 U0 i  B" {7 w# A5 V

" [, C( _7 W9 S& g: a: jEsd test summary:
0 E( f) b. @3 x4 p7 k4 _) D[attach]11765[/attach]
( G. J  N" D, R! {* g9 |ESD TEST 0 ?/ H8 ?3 |9 R
[attach]11766[/attach]
7 Z$ k) Z" S* M" c5 F[attach]11767[/attach]+ ~# a5 B3 d( a. k
PAD
* `; d( u5 j6 m- e[attach]11768[/attach]
作者: cltong    時間: 2011-1-5 09:46 AM
回復 1# cltong
8 y/ ^- F! y) p; j: |& `7 Y& t- g4 j2 B
整體佈局
- Y: q0 U8 r( v* |: l[attach]11770[/attach]9 |( p* p" D! ~
pad    layout" F& b( M$ q7 |* D. F
vdd&pin 28-38,1  esd protection
9 i4 ?+ T* G7 Z( Z! ~; n& X3 [( Z[attach]11769[/attach]# O% R1 c2 P8 m9 k, N0 D- q3 c
pad 39 40 esd  protection$ r/ y. T$ ?2 m+ `
[attach]11771[/attach]) c7 {5 O7 P, \
gnd &pad7-14 esd  protection) t. t8 D6 J. ]( v+ E( d1 S
[attach]11772[/attach]
作者: cthsu1    時間: 2011-1-11 09:47 AM
ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？
作者: cltong    時間: 2011-1-12 08:53 AM
回復 3# cthsu1
& L7 [7 Q% X" y
3 G" Y2 _* O" f4 S/ U# j# E6 F3 z6 r. P  j+ v# J7 B; S" O) [
    ESD test 結果圖太小看不清楚。請問你是不是輸入端全部 pass 而輸出端會 fail？可以提供 VDD-to-GND 的 ESD 保護電路嗎？ $ o* w: |, R* v, V: E& _& i4 K3 C
0 m( m  Z$ s8 g+ g6 S" q0 N

% W/ @9 H" |+ Y  G/ u輸入端基本上都 pass，而輸出端差別就大了，有兩個輸出端口1000v都沒有過，（IO TO GND +)， 線路中沒有做VDD-TO-GND的ESD 保護，只有有個NMOS放在GND旁邊。
作者: jian1712    時間: 2011-1-12 11:13 AM
回復 4# cltong
4 H; |$ D' o( I2 d6 F4 T( P( }可否把你esd保护架构做个图片发出来看看，不知道你使用的是什么工艺，在0.5u的工艺中，输入端的esd做起来比较容易pass，但是对于输出端，如果采用和输入端相同的保护结构，pass是幸运，不pass才是正常。因为输入端直接连接到gate端，通常Bvgs的耐压会高于Bvds 1~2v,我们用Bvds去保护Bvgs，所以能够很好的保护。但是对于输出端，esd发生时，同时看到两个drain端（一个是esd的，一个是输出mos的drain）,那么esd性能决定于最弱的那个drain
作者: cltong    時間: 2011-1-13 11:11 AM
回復 5# jian1712
* X6 }& `1 P- w5 Z* L  K4 I% D  M5 b% e# W2 U% n

% N3 [5 |" N8 ^8 P+ n    [attach]11792[/attach]
作者: jian1712    時間: 2011-1-13 11:28 AM
回復 6# cltong
- y4 H2 i' B6 O, J5 ^8 X# s, Z2 X我的意思是你的输出pad直接连到esd器件，别的还连了哪些器件
作者: cltong    時間: 2011-1-13 01:22 PM
回復 7# jian1712
3 R" a7 h/ r  P$ q1 R7 g# S; v7 M- Z
5 k. p; _- m7 e# P4 y, {/ \; {2 O: C$ G6 n7 K$ Z% h
    是的，输出BUF直接代替保护。这样有问题吗？
作者: jian1712    時間: 2011-1-13 01:43 PM
按理来说，你直接把esd做输出buffer，esd应该很强悍啊，看来layout时可能有些地方没有注意吧
作者: jian1712    時間: 2011-1-13 01:45 PM
用的哪家的工艺啊，csmc/tsmc/hhnec/vis? 0.5u 5v esd还是比较好做的
作者: cltong    時間: 2011-1-13 03:12 PM
csmc的工艺，无锡上华。输出BUF的size 与输入的保护尺寸是一样的。
作者: jian1712    時間: 2011-1-13 03:55 PM
输出buffer的layout和输入结构的layout是一样的么，我看到你的10~14,27,39,40的esd都不咋地，这些pin都是output吧，除了27是vdd
作者: cltong    時間: 2011-1-13 07:01 PM
本帖最後由 cltong 於 2011-1-13 07:26 PM 編輯
. D9 B" i- N* O  g
( _2 F( i& |/ y* r0 F) ?% Z回復 12# jian1712
3 l. P  G0 Y1 b5 z" c
2 E  j* H* Q% j' w9 w. A: T; ?  w. F% ^. P
    是的，27-38是输入，其他的都是输出，输出的ESD怎么做才会好些？难道除了BUF还要加保护。
* V) M9 Z* r7 X0 k6 K& c! ^* E7 s! k
+ X! J. t7 ^( F, P7 c/ `% n! J+ U3 P' H7 W/ S! H
  输出BUF 与输入的架构是一样的。除了栅接的位置不一样。输出栅接的上一级输出，而输入的栅是固定的。
作者: jian1712    時間: 2011-1-13 10:05 PM
输出esd防护的防护的esd方案有很多，但是加了esd防护也未必凑效。把失效的样品打开看看里面的情况吧，通过emmi或者lc定位失效的位置，然后再找出合理的解决方案。不过在打开前，可以根据layout和esd测试结果猜一猜，然后再去做FA。CSMC 0.5u ESD还是不错的。给你发了站内短消息
作者: cltong    時間: 2011-1-14 09:46 AM
回復 14# jian1712
4 K/ M7 h& b9 `* l
7 r. D. }2 i6 [+ a- N, X% R* o
( n3 ]8 w) i3 o( E. l    [attach]11795[/attach]) r) f6 k( v! K- {. t9 Z

7 n6 N: S; q5 R+ z+ ~- _  PAD layout & display file& technology file
作者: spsun    時間: 2011-1-18 07:22 PM
請問PCB design上 ESD保護原理
作者: cltong    時間: 2011-1-23 10:05 AM
回復 16# spsun
% ~/ s! v1 T8 r5 X9 A, L
5 U, p$ W; m' k
( v7 a' i3 w( k5 \, }7 C1 E) ?# |    PCB上没有特殊处理
作者: klim    時間: 2011-4-6 05:32 PM
對於input port,
0 l( f. h" F4 }  F若PAD沒串電阻, 就直接到gate,3 h4 N9 q- I/ J, P$ L
這是相當容易造成gate端燒燬,( c" J& I% t6 t. a* m- i
給您做參考.
作者: glacialwang    時間: 2011-5-4 11:20 AM
不過以5V的gate 應該不是那麼容易被燒壞的 device 導通的特性的量過嗎
作者: ONLYFLYSKY    時間: 2011-6-1 08:58 PM
最近LAYOUT在畫ESD，電阻是一定要加的，輸出是否每個都要加，請考慮好，
/ n) H  B- m0 z0 g7 l: {" j4 e而輸入是一定要加電阻的，且加到二極體後面，
3 ~) f9 ]3 f4 S( B  W" _- {( t如訊號一開始進來先看到電阻，是會先死在電阻的，
作者: cltong    時間: 2011-9-18 03:11 PM
esd 更改了一版，终于过了4000v
作者: despair    時間: 2011-11-2 09:42 AM
本帖最後由 despair 於 2011-11-2 09:44 AM 編輯
, n, A/ ~. v9 P& u/ i) m! ^- i  u% C/ f5 z) j6 m8 W
LAG導致連發兩篇，自刪除內文
作者: despair    時間: 2011-11-2 09:43 AM
有找到問題點麼??
& }7 l) R, j8 s6 d6 ~' b
9 s8 J1 D. B% R1 h8 v- j圖面看不清楚無從判斷，但就設計上來說看不出有哪邊有很大的問題，這個size要過4K應該也不難
1 t' e2 Z" S3 R0 T/ P# x5 x有的話可能者佈局時沒考慮清楚周圍device的影響，又或者整個ESD device擺置不妥* L8 ^- }5 ]+ A, g8 p
導致ESD turn on不均，在在都會導致整體ESD效能降低產生ESD damage
- `3 [; R8 I7 p6 R- N& `$ L2 V9 |  Y# Y2 z) J/ ~9 ]
如果有找到問題點的話，記得多分享ㄡ
作者: alienwarejian    時間: 2015-5-11 03:53 PM
如訊號一開始進來先看到電阻，是會先死在電阻的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2