Chip123 科技應用創新平台

標題: PLL的phase noise對於TX與RX的問題？ [打印本頁]
作者: gyamwoo    時間: 2009-11-25 09:30 PM
標題: PLL的phase noise對於TX與RX的問題？
各位好，我想問一下當本地振盪器的pll，其phase noise的好壞$ A+ D# Z% q2 [9 V3 W2 [7 e
對於TX端有任何的影響嗎？3 P5 l; `2 n. r# Y1 X
* f  h4 \  c0 g& V. B6 A. D4 @
因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
3 A7 `" `" e$ W5 O% b4 m
, g7 y7 b. ~9 N2 S混波之後，由於干擾信號太強而pll的phase noise又太差以致
' O/ J# F7 j  f. o7 A; ~8 W4 \8 O0 ~# ]( A  z5 q
snr不足。
+ ]& t  H' c/ A+ _# y; d) E% e  l/ l) t6 I& B+ N% L5 `' s
所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？
作者: finster    時間: 2009-11-26 09:26 PM
有的,只是要看產品規格屬性有無定義0 j0 V* i2 r* x- H
其中,最主要的乃是eye diagram的定義' Q3 c( j2 B6 Q/ q' n4 F
像SATA, or USB就有明確定義TX的eye diagram要在多少之內! q! I- N2 V1 [; d
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram$ Y3 y0 d6 I, R  K" e$ v1 O% b3 ^
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內
作者: gyamwoo    時間: 2009-11-27 12:03 AM
有的,只是要看產品規格屬性有無定義
' o$ x% ^1 t8 t* U6 l# B* v: u其中,最主要的乃是eye diagram的定義* O+ H" }  L1 I# w
像SATA, or USB就有明確定義TX的 ...
# Q/ V( F1 ]$ l" P0 wfinster 發表於 2009-11-26 09:26 PM
3 B0 T9 `; N) u8 h- x
) [2 ~9 u* ^7 F" }/ [* c# S' j
聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？+ x5 y- j" A& C4 n" p; w
因為規格上沒有定義關於jitter方面的限制。
- r" Y) U' g5 ~以下是對方rx的定義! k- |9 ~9 e- c* X
總頻寬3MHz，子頻寬300kHz8 O! k$ t4 s! U- b; e7 K1 u- e
Programmer / Controller Unit 4 d2 D1 e; h9 u1 X
Receiver noise bandwidth 200 kHz
/ V/ L& r9 K) G  n+ |Antenna Gain Tx/Rx 　　　 2 dBi 0 K8 c, b/ F$ q  w1 d0 F
Power Into Antenna 　　　-22 dBm 6 N/ k0 ^" {) h5 H. g8 v9 v
Tx Power 　　　　　　　　  -20 dBm EIRP
% o' |8 E' H& l; ?$ x' g' y4 QRequired SNR 　　　　　　 14 dB , z5 s4 i5 V1 n1 ?) N/ O7 d0 @, c
Noise Floor 　　　　　　　  -101 dBm
# ^2 T0 s8 U3 H, |Ambient noise at receiver input  20 dB above kTB
8 K2 F( x2 Z0 d8 `& y0 d5 o* yReceiver noise figure         4 dB
# C2 u5 ?) u3 L3 ?* N' i5 y( v  y跟傳輸上的耗損
1 y% z* `  o* zTransmission Losses 1 d! s2 @' g& t, O& `
Free space loss at 2 meters 30.5 dB
+ U4 s1 b" l  T; g6 jFade margin (with diversity) 10 dB ! U! E$ h2 c  h  s" ]
Excess loss (polarisation, etc.) 15 dB
. W; j3 i) S0 b7 n0 ^. \( `Building penetration loss 20 dB
作者: c2467    時間: 2010-1-24 10:15 PM
謝謝大大的分享~知識因分享而壯大！
作者: jojoboy666    時間: 2010-1-25 10:14 AM
這真是一個實用的問題ㄚ！感謝您的分享~~
作者: oric    時間: 2010-1-25 12:58 PM
版主說的有道理~
4 [& v" }6 k3 n8 ^TX的部份確實比較care eye-diagram的好壞 ( p5 n# R. Z' z2 p3 i. U
ex: rise/fall time, jitter. ^3 d. A6 k) i5 w% v
知識因分享而壯大！
作者: macrohan    時間: 2010-5-31 03:00 PM
PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2