Chip123 科技應用創新平台

標題: PLL post-sim [打印本頁]
作者: bigbigbird    時間: 2009-11-18 02:28 PM
標題: PLL post-sim
不好意思  小弟想請問一下  `+ a$ f4 J$ l. W2 P2 Q, {/ B
PLL pre-sim和po-sim完的頻率會掉很多嗎5 c; L( v, a4 \9 |0 G# u1 a
因為pre-sim用spectre RF跑能夠鎖定住
3 ^+ |! O$ ~8 G/ D/ D5 n! ~; z9 K& o但po-sim用hspice跑  Vctrl卻一直處於1.8V的地方
- ~2 \# }2 o* V8 z! \, [6 r不知道原因為何   只能猜測說 是不是po-sim的雜散電容造成頻率掉太多
, v3 D. U7 k( L2 S) j# d: g希望瞭解的版有們能夠說明一下  謝謝囉
作者: Sgw    時間: 2009-11-18 09:56 PM
我建議你，先將VCO  post-sim.的tuning ragne模出來。
/ \  J+ t; q& ^0 \
! ^# V( p: E, m. s) \" e- g觀察你想鎖定的頻率是否超出你VCO的tuning range。
) s4 X: w3 E+ L
  v1 |' l, Y0 y. U  U, T2 R# L我想可能是因為layout完，走線的寄生效應，導致你的頻率降低;
+ G& S/ @  B6 J+ D7 F9 P/ I7 G: l+ n8 {; u4 @" Y! H$ B2 y
整個tuning向低頻平移，導致你鎖不到你想要的頻率，使Vctrl停在1.8V。* e/ K- i2 u0 w; U) e

# u  u. X4 {- _0 n! B以上是小弟的觀點
作者: finster    時間: 2009-11-18 11:07 PM
你的pre-sim有跑過corner以及電壓和溫度的變化組合嗎??0 f" A  G- c  o
如果有的話,那應該不會差太多才對, u2 e* G  b1 D' r7 \
另外,你的post-sim是跑only c還是rc的格式
& d; S9 z$ D6 `3 m- R) _因為有時候跑rc的post-sim有可能會有問題
作者: bigbigbird    時間: 2009-11-19 09:34 PM
我VCO的部分有單獨posim過都在我設定的頻率範圍內
+ A) K$ p: N$ U% y, p8 ^) Jpo-sim的時候都是跑c+cc( k- l+ @4 q$ M  y6 }0 V% f2 A
因為我上一踢下線也是發現這個問題  8 o/ r" ^! @- \
這次又遇到一次  讓我總覺得毛毛的
作者: Sgw    時間: 2009-11-22 04:25 AM
你有考慮除頻器和buffer post-sim對VCO造成的負載嗎?
作者: bigbigbird    時間: 2009-11-22 01:43 PM
有一個很奇怪的地方  當我跑完模擬  用.measure去看VCO輸出的頻率  也是我要的
2 |& k* Z1 {. Rvctrl卻中就一直處於接近vdd的狀況
0 {2 ^, R4 b0 e9 Z0 _- T& F5 d我也不知道是為啥~而且都不會有放電的情況
0 K3 E+ |8 ]+ e5 E這是我跑短時間的模擬圖之後的趨勢就是這樣= =
8 U# z7 t' r# f: o; `: r' @* x
作者: bigbigbird    時間: 2009-11-22 01:44 PM
作者: bigbigbird    時間: 2009-11-22 01:45 PM
無法貼圖...7 p% M0 j0 L: L: ^4 z+ ~
作者: deltachen    時間: 2009-11-24 02:56 PM
有關PLL電路還在學習當中，多看看一些大家的想法~~~~謝謝大大分享~~~~
作者: p12345q1    時間: 2021-12-23 10:13 AM
最近在研究電路, 感謝大大無私分享!



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2