Chip123 科技應用創新平台
標題:
pn junction的esd如何畫比較好？
[打印本頁]
作者:
gyamwoo
時間:
2009-11-6 05:01 PM
標題:
pn junction的esd如何畫比較好？
我在課本中和同學有提到在訊號線上用兩個逆偏的diode可以當作esd的簡單的裝置。而且在layout中
4 r& t$ R! s) d |
也可以解 anttena rule的錯誤。其電路圖如下：
9 R% w! c! Z* I& P6 U& Q; ~0 x' Y
+ S5 O# H( P8 ]3 @' Z3 A6 a
而我畫的layout圖如下：
* A* ~4 C4 U a0 ^0 a2 ~) n* R: l
0 v! _4 C3 S' k
: M. }' ]# R' L1 ^% w
我現在有個疑問。因為這個不是lvs會被認成二極體的，所以rcx抽出的postsim應該不會有這些diode。
2 T; T% O" a0 Y8 e5 O! z
我是想要知道在台積電的0.18um cmos製程中。這樣的pn接面其特性是如何？
: s' H1 o2 |0 |$ Y y$ R9 O
1.pn接面導通的電位多大？跟pn接面的面積有沒有關係
: t' v! J6 c, w, A& K* @
2.導通電流多大？跟pn接面的面積有沒有關係
! |$ i1 T3 f" T3 C1 F
3.逆偏崩潰電壓多大？跟pn接面的面積有沒有關係
. Y7 u9 L* s+ M5 M8 Z2 V2 O2 k/ Q
8 Z9 r7 G$ F: a n
拜託有人能給我一點指引，謝謝。
作者:
gyamwoo
時間:
2009-11-6 05:03 PM
補上
0 ^/ W) R3 f4 z: \
電路圖的連結：
4 p9 ?5 [- K; V/ ~
3 @" K! ?5 D! l$ G
layout 圖的連結：
3 b8 h. t" K3 T3 J: F
作者:
CHIP321
時間:
2009-11-13 11:32 PM
本帖最後由 CHIP321 於 2009-11-13 11:56 PM 編輯
/ m, k' ?1 X0 _2 X8 Y
/ E: d- [# n! m' Q S9 Y" H) I2 J
通常我们IO的ESD会选用fab提供的结构，尤其是数字部分，diode做ESD在效率上没有GGNMOS或者SCR结构高，
2 y' o5 Y! Y* r7 C4 L- P
通常会用在两个需要做简单隔离的 地或者电源 之间才会采用这样的结构，
9 }( L9 r& b' O1 N3 P
击穿电压与面积无关，只与PN注入浓度相关，但是小尺寸，导通内阻大，能量耗散面积小，结构比较脆弱。
" F) {) E4 }, Q/ k
具体VBR值手册会给出的，电流就很难说了，要参考HBM 模型来仿。
' ?6 U: b) v1 m r ~' @' J
两个管子size有同PAD面积一样的差不多应该可以zap到2k，cont的接触尽量均匀一致，可以参考ESD Circuits and devices - Steven H.Voldman
作者:
iamif520
時間:
2009-11-19 08:15 PM
怎麼都看不到圖片呢?
0 `0 x- ]! t% ~8 h; [: l! l
是沒回應嗎XD
作者:
ritafung
時間:
2009-11-20 09:32 PM
diode 是需要power clamp來配合的.而power clamp可以是GGNMOS, SCR, RCGTNMOS等.
( |) |9 r; l4 n- K7 e' d
diode 的好處是面積少,對fine pitch的pad來說是非常好用的. 但是我們要注意diode 跟clamp的距離不能太遠!
' _# k7 M* j6 A# r- c$ M- [# E& l
diode 的通電能力是跟周界有關係的.而diode 的area是跟電容有關係的.所以,如果要針對high speed 的digital pin,diode 確實是很好的方案!
. c" l+ j/ E% i! k' w r
- e: E5 a. i( J
但你要千萬記得diode是不能單獨使用的,它的reverse breakdown 是非常差的!
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
+ S5 O# H( P8 ]3 @' Z3 A6 a
