Chip123 科技應用創新平台
標題:
請問TSMC .18 rfnmos問題
[打印本頁]
作者:
squirrel316
時間:
2009-6-26 07:32 PM
標題:
請問TSMC .18 rfnmos問題
最近使用TSMC .18製程畫layout
7 j. I! k: H7 p
使用PDK所叫出來的RF NMOS最外面那一圈是deep nwell所拉出的
7 I) H7 k2 `' ]* M6 `
而裡面那圈是接body用的 我都是接到gnd
) S# t3 q8 ?! h8 G
) n& W( [5 O' W7 {, f
因為先前看過幾位畢業學長的layout
: e# o! V# H6 d; ?8 ^& F. u; S2 v: D
他們最外層那圈都是跟body接在一起 也就是接在gnd
5 }( J9 p) a" m$ U3 k( z
不過照理說那不是應該要接在VDD嗎?
9 f5 d$ C% d0 \3 Q/ c! B9 V
如果是跟body一起接 layout起來是方便多了
" A# Y5 b1 b! T0 X% [% v }
因此請問一下最外面那圈應該要接到VDD還是gnd比較好
7 {; \4 `3 u6 }' e* J: j' ~. r
但如果接在VDD的話 是否最好另外接到另一個不是該電路的VDD
# ~4 o s1 M* `2 ]0 \) r9 C
而是另外一個VDD比較好
! z- V* i- u- Y, J# t
% j! R; @* h p5 L0 w
謝謝
作者:
heshufeng
時間:
2009-6-26 11:27 PM
deep nwell不該與gnd連接。
' W* Y+ `% z) d5 M6 @- w, I
deep nwell 起隔離作用，它把它所包圍的nmos和襯底隔離，減少了nmos受到的雜訊干擾，如果deep nwell直接與gnd相連，而且你這個gnd很可能是與襯底相通的，所以不能其隔離作用。
8 n, T* u/ Y9 A
但是如果你這個deep nwell 中的nmos是負電壓的話應該可以這樣畫。
7 `2 r6 O+ G! k% Z3 P$ h) E
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2
