Chip123 科技應用創新平台

標題: 請問 ESD為何需要量I-V curve [打印本頁]
作者: hyseresis    時間: 2009-6-22 08:30 AM
標題: 請問 ESD為何需要量I-V curve
請問 ESD為何需要量I-V curve??- N- }' o; g4 J  G  ?
請問各位先進,ESD為何需要量I-V curve??,它得原理& }+ F2 X+ `( q4 h! }
以及量出來的圖形應該是長怎樣??
8 K( q" n4 T# }) F怎樣算是正常?,怎樣算是不正常?" Q+ [6 E. W  q7 R, c; m+ s
量測方面應該要如何量測?
1 g. G. c! a7 m! X% f2 _" ^感謝各位回答,有解答到一定表示感謝?6 u7 R: `2 F5 q4 X# z/ \; J
謝謝
作者: yatiman    時間: 2009-6-22 05:07 PM
標題: 以前同事有量測過
量測ESD的I-V主要是要看在高壓下何時元件會崩潰，或是掛掉- b6 ^; C0 Z: n; V$ j) ~
量出來的曲線要看你的元件是設計成如何？通常在掛掉之前電流
+ `7 H6 R" Y5 [% Q  c. d會突然變大，然後瞬間降低
4 w7 i1 z2 Y' a* `如果同時間有用OM看的話，幸運的話可以看到火花！) M5 ?9 E- E: B: V7 ^" v( {
希望淺見對你有幫助。
作者: hyseresis    時間: 2009-6-23 08:19 AM
感謝yatiman的回覆,5 `+ [$ y! s" @# R; V
不過我想知道一般曲線都長怎樣,如果ESD是一般只用nmos的電路?& M  K! h( D9 B6 M
有範例可循嗎?
6 G, P3 r2 h; H5 g9 }) F6 H6 ]( E謝謝
作者: semico_ljj    時間: 2009-6-23 09:46 AM
您可以看一些论文，里面都会给出I-V曲线图，一看便知！很好理解它的意义！
作者: alab307    時間: 2009-6-25 12:08 PM
量測I-V Curve只是為了當作判讀Pass/Fail的標準
- O$ E9 q5 }5 L  }0 F' H( ?
5 Y1 q0 |- u# |% q% X, {4 n8 v[ 本帖最後由 alab307 於 2009-6-25 12:09 PM 編輯 ]
作者: dylan8    時間: 2009-7-7 12:31 AM
一般ESD會先量測試路徑未受ESD stress前的I-V curve$ M1 o! M1 m7 W5 R6 v2 j
與受ESD stress後的I-V curve做是否SHIFT 30％來判斷是否FAIL
& x4 k8 @; q. R6 K) \; s2 Y5 A就MOS來說 常見到的是接面崩潰的曲線3 P# u/ N3 c2 F! p5 {# g7 A1 P
受ESD stress後 曲線會向Y軸中心飄移
$ Q$ T7 g- E: B! s超過30％及判定失效
作者: hyseresis    時間: 2009-7-9 10:02 AM
請問樓上大大(dylan8):
+ C+ a1 }+ S  G$ }stress前 是指封裝前嗎?
, ~& X9 ]4 g$ ^" T$ Z# S  F6 r1 P接面崩潰的曲線向Y軸中心飄移,可否有圖可以參考參考??) x( C: D" O7 O' O
謝謝
作者: HanGu    時間: 2009-7-16 09:29 PM
在做 I-V curve trace 時，會把 power 和 ground 接到地，然後在測試 pin 上施加正負電壓。, R( N- `; S4 F7 x& n  ~7 T
如果你的 esd protection 為對 power GGPMOS 和對 ground GGNMOS 的架構。就會看到電壓向正方向和向負方向
% v5 H5 B( N! @  Q& b5 j- J# q電流分別是兩個forward的diode特性。如果是對 ground GGNMOS 的架構，電壓正方向，電流表現出 diode reverse
5 a' r, s+ ?5 K+ f) m! lbias 的特性。通過比較 esd zapping 前後 pin 的 I-V curve 就可以判斷出pin是否在此 esd / I7 G3 s3 c# J0 j  M7 S
電壓下 fail or pass.
作者: dylan8    時間: 2009-7-17 04:02 PM
封裝後的IV curve( C# s4 Q+ W( |! M# R
sorry 我不會貼圖..$ q; i  `3 F# e3 r
再簡單的說即! f, _, A9 D9 a1 Y' ?3 V# }
測試前後curve
# G6 u' g( x5 W- n' y: K. o" Vshift 超過30％便判定失效
作者: wesleysungisme    時間: 2009-7-18 01:34 AM
You can check JESD22-A114F. It's free. You can download it(http://www.jedec.org) and know the detail of test requirement.9 [" W! c, ~) d4 U: d+ }

0 Y: ~* r8 F8 uAs for why need to measure the IV curve, it is because this method is the fastest way to detect whether your IC is damaged by ESD stress or not(compare with ATE). but you should always use ATE to check your IC after ESD stress.   X1 c/ c3 h3 ]
& U+ A3 M$ ^& E: s: n  |& G
Hope this help
作者: shinyen0622    時間: 2015-4-25 07:08 PM
感謝長知識了……
6 f$ @2 H. t4 Q% _之前有遇到打完ESD後元件老化，
# Z' w2 I5 E2 k  _1 G原來是已經被stress了



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2