Chip123 科技應用創新平台

標題: PLL的LAYOUT該注意啥 [打印本頁]

作者: kennyfu340126 時間: 2009-4-29 10:41 PM
標題: PLL的LAYOUT該注意啥
PLL的LAYOUT該注意啥PLL的LAYOUT該注意啥PLL的LAYOUT該注意啥

作者: obovolo 時間: 2009-5-7 06:14 AM
despite ur vco, be aware of the matching issue of ur pfd-cp.
most dividers r now simply digital logic, so focus on ur vco, pfd-cp and high freq prescaler if u got any.

作者: gyamwoo 時間: 2009-5-13 12:23 AM
除了注意對稱性外
pll是類比跟數位都有的電路。要避免數位與類比的vdd gnd混接在一起。類比訊走線不要被數位走線跨越之類的。

作者: bernie820 時間: 2010-7-18 10:06 PM
PLL

有很多數位電路

和一個極重要的vco

可以說是每一區塊都會個別影響!!

作者: semico_ljj 時間: 2010-7-19 04:46 PM
主要還是Matching！器件，Ibias，Inp&Inn，……

作者: Chipfish 時間: 2010-9-15 03:17 PM
謝謝大大的分享~知識因分享而壯大！

歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)