Chip123 科技應用創新平台
標題:
IC上客戶板子Fail的問題
[打印本頁]
作者:
yhchang
時間:
2008-1-18 01:44 AM
標題:
IC上客戶板子Fail的問題
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug
2 X8 ~) X; N6 s# l8 |8 X! J2 A
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包
& }3 j/ g- h( l0 Z. R
6 x0 Y8 z6 d F; f' M9 q0 w
我自己是覺得可能有以下幾個可能
5 c6 g9 S. z: a$ {6 m u! ?
1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
0 F3 d5 o: r' w6 s+ n; m
2. Board Level的 ESD或 EOS Fail
, R8 d7 ^7 o4 q1 F# ?
3. 板子上的Chip間 EMI的互相干擾
4 N f. Z/ n! b8 `+ T
# V+ b# l/ I- q) S; A' U
我的疑問是
: R/ q$ H# o }0 ^+ b5 q
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?
, a* n* Q ]3 T& B4 x
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
+ B4 Z8 J0 H+ P9 d; R3 _# p7 G& h
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題?
歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/)
Powered by Discuz! X3.2