Chip123 科技應用創新平台

標題: 有關於hi V製程 [打印本頁]
作者: SANSUI0304    時間: 2007-11-1 01:31 AM
標題: 有關於hi V製程
各位學長姐好/ Q; k& q/ ]5 N7 ?
+ L4 a3 c5 P2 S
在最近剛要踏入IC Layout 的工作，但公司屬於高壓製程，所畫的圖百分之八十也是屬於analog，但是我上的課程裡是屬於較基本，製程9 i. w& B7 n" Z' i$ L7 w. Z

$ U, ~' K3 @4 D: h也是0.18，公司屬於0.6。在沒有接觸過的情形下想要先在版上先問問各位學長姐們，有沒有一些我在畫大電壓的的同時我需注意的一些地方，
( _2 P" L) @1 J8 P% g) r; M' P0 r5 q, p* u/ `- c
在工作時拖累一個團隊是我最不喜歡的工作態度，所以真的要麻煩各位學長姐了，先給個方向，讓我可以先準備，投入職場時先有個準備7 N0 q3 ]2 @4 @/ I9 b8 {
* F+ [5 A6 ?! r, z' |
還有一個就是屬於guard ring的部份，guard ring到底是防止Latch up 還是阻絕Noise　還有板上有沒有人畫過三層guard ring的，可以2 E7 N0 N" u) g6 H7 a5 z. k
* M* Q0 n- G1 s/ q
說明一下三層guard ring大概的圖層嗎  D& I4 t$ }- Y0 S! o

- d" N8 L& o+ L7 Y, U謝謝各位學長姐了
作者: libra3333    時間: 2007-11-1 10:01 AM
我建議先把Design rule看熟，其實裡面就有許多小問題，在提出來詢問會比較有效率0 v' x- s# d" D

4 `7 E/ c% ^% E( }! f- H3 |guard ring 是阻絕Noise　
) K  f8 C7 T, j8 ~
, T  U0 T. |% F0 X% A  B一般2層就很多了，3層你可以跟Designer討論，一般Analog部分是要跟Designer互相討論才知道需求在哪
作者: sw5722    時間: 2007-11-1 02:16 PM
關於guard ring,應該是防latch up跟抗雜訊都有,我聽過2個designer說法; t8 b- c, g6 }/ i5 ~
一個的說法是,由於mos在動作時會有一些電子電洞之類的東西,游離出來! C5 A8 A% W" P
,包guard ring的目的,就是以相反的型態去吸收那些電子電洞,: L7 S! c; ^  S( u3 |
一個說法是mos跟guard ring的架構,會形成一些pn介面,變成類似diode或
0 o! F1 y% f5 w- H( Gbjt的元件,不過它的等效電路圖,我不太會畫.( z) z; l0 t- r3 p
以上是2個designer的說法,如果有誤,還請先進指教.
作者: amanda_2008    時間: 2007-11-1 09:06 PM
这两个作用都有，# @: j9 v% L- R3 d: h* c2 R6 [# W
那个图我也不知道要用什么话，不过拉扎维的那本analog design 上好像有讲，: w; x7 y( {6 u: e
楼主如果很想知道，可以看看那本书
作者: SANSUI0304    時間: 2007-11-2 12:03 AM
謝謝學長的回應囉，不過我也是在等工作時拿到Design Rule　拿到在來看看自己是否有什麼問題
作者: skeepy    時間: 2007-11-2 10:10 AM
高壓要注意NBL這個LAYER，有ISO_NMOS要特別注意畫法，
& ~4 i; D4 ^$ l! f# J/ h高壓的NMOS以及低壓NMOS各有不同，06U12V嗎?建議你可
3 T) Z" @- l# B+ R# K5 W以調你們公司以前出過相同製程的案子來做參考，這樣就不會
6 t2 t' W1 i  J, \- {, `那麼有疑慮了，DOUBLE GUARDRING就夠了。6 J2 P2 v: i: S. X1 L& f$ P9 j1 e
忘了說，若是非對稱的高壓DEVICE要注意製程偏移問題。
作者: SANSUI0304    時間: 2007-11-3 12:10 AM
HI v製程有沒有可以邊畫邊學的電路，一直有人說畫OP會遇到很多的問題+ ~  F2 o! d( }8 C) v8 E3 A7 G5 c
5 z  g& f4 |+ d/ d  u+ i
可以在問題中學習，但是HI V　是不是也是一樣畫畫OP哩，還是有其他的電路( w4 I8 A6 ]7 m% s; H

. W3 k# @( x* y: Q& `" z4 A/ k可以邊做邊學。- A! S: A4 ]. C( b8 s- r

* L( O9 E5 S+ r% T/ ?. M謝謝學長的幫助
作者: m851055    時間: 2007-11-3 07:07 AM
analog circuit不是只有OP喔，廣義而言只要是信號連續時間(非digital)的變化，就算是analog的一種。
& D! X) b% _- T- K, P
# G$ x6 n* n/ f8 O% e9 x  s至於high voltage是指device(如 Capacitor、Diode、NMOS、PMON.....)為high volage製成，非只是有OP circuit。
作者: ianme    時間: 2007-11-5 07:41 PM
latch up會造成等效於SCR，guard ring這些作用都有，但是是不太一樣的東西，也要製程有提供那麼多層。
( B: x- L) N% s4 @5 y/ o! ^+ v
) y* @2 n7 Q8 M6 Amos動作的時候產生少數電子電洞這算是少數載子也就是漏電流吧?不知道是否高壓的雜訊與普通類比的相同，低頻雜訊我所知道的除了white noise以外，flick noise主要是由於電子在通道表面那邊產生的東西。圈起來主要是怕被其他地方影響到，對於該區域而言其他地方來的不明訊號就是雜訊吧?不過畫多層點至少可以防止電壓去擊穿跑到別地方去。
, A0 M6 L) a9 Y3 e5 y( l
* f8 Q; Z3 r7 ?7 [) }[ 本帖最後由 ianme 於 2007-11-5 07:45 PM 編輯 ]
作者: daviv5    時間: 2008-3-27 03:05 PM
guard ring 通常用來隔絕noise ，但是如果使用在一個mos上做guard ring 又當sub點的話又可達到防止latch up( J8 F/ ~. V$ A. o
要看layout 時運用了，但是用太多又會佔很多面積哦，這是要考量的



歡迎光臨 Chip123 科技應用創新平台 (http://chip123.com/) Powered by Discuz! X3.2